This document,
MC74HC4066/D
has been canceled and
replaced by
MC74HC4066A/D
LAN was sent 9/28/01
http://onsemi.com
MC54/74HC4066
Quad Analog Switch/
Multiplexer/Demultiplexer
High–Performance Silicon–Gate CMOS
The MC54/74HC4066 utilizes silicon–gate CMOS technology to achieve
fast propagation delays, low ON resistances, and low OFF–channel leakage
current. This bilateral switch/multiplexer/demultiplexer controls analog and
digital voltages that may vary across the full power–supply range (from VCC
to GND).
The HC4066 is identical in pinout to the metal–gate CMOS MC14016 and
MC14066. Each device has four independent switches. The device has
been designed so that the ON resistances (RON) are much more linear over
input voltage than RON of metal–gate CMOS analog switches.
This device is identical in both function and pinout to the HC4016. The
ON/OFF control inputs are compatible with standard CMOS outputs; with
pullup resistors, they are compatible with LSTTL outputs. For analog
switches with voltage–level translators, see the HC4316.
•Fast Switching and Propagation Speeds
•High ON/OFF Output Voltage Ratio
•Low Crosstalk Between Switches
•Diode Protection on All Inputs/Outputs
•Wide Power–Supply Voltage Range (VCC – GND) = 2.0 to 12.0 Volts
•Analog Input Voltage Range (VCC – GND) = 2.0 to 12.0 Volts
•Improved Linearity and Lower ON Resistance over Input Voltage than
the MC14016 or MC14066 or HC4016
•Low Noise
•Chip Complexity: 44 FETs or 11 Equivalent Gates
LOGIC DIAGRAM
XAYA
12
A ON/OFF CONTROL 13
XBYB
43
B ON/OFF CONTROL 5
XCYC
89
C ON/OFF CONTROL 6
XDYD
11 10
D ON/OFF CONTROL 12
ANALOG
OUTPUTS/INPUTS
ANALOG INPUTS/OUTPUTS = XA, XB, XC, XD
PIN 14 = VCC
PIN 7 = GND
MC54/74HC4066
FUNCTION TABLE
PIN ASSIGNMENT
11
12
13
14
8
9
105
4
3
2
1
7
6
YD
XD
D ON/OFF
CONTROL
A ON/OFF
CONTROL
VCC
XC
YC
XB
YB
YA
XA
GND
C ON/OFF
CONTROL
B ON/OFF
CONTROL
On/Off Control State of
Input Analog Switch
LOff
HOn
D SUFFIX
SOIC PACKAGE
CASE 751A–03
N SUFFIX
PLASTIC PACKAGE
CASE 646–06
ORDERING INFORMATION
MC54HCXXXXJ
MC74HCXXXXN
MC74HCXXXXD
MC74HCXXXXDT
Ceramic
Plastic
SOIC
TSSOP
1
14
1
14
1
14 DT SUFFIX
TSSOP PACKAGE
CASE 948G–01
J SUFFIX
CERAMIC PACKAGE
CASE 632–08
1
14
MC54/74HC4066
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS*
ÎÎÎ
ÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Positive DC Supply Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to + 14.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
VIS
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Analog Input Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Digital Input Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 1.5 to VCC + 1.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
I
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Current Into or Out of Any Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
± 25
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
Î
Î
Î
ÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation in Still Air,Plastic or Ceramic DIP†
SOIC Package†
TSSOP Package†
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
750
500
450
ÎÎÎ
Î
Î
Î
ÎÎÎ
mW
ÎÎÎ
ÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 65 to + 150
ÎÎÎ
ÎÎÎ
C
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
TL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP, SOIC or TSSOP Package)
(Ceramic DIP)
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
260
300
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
C
*Maximum Ratings are those values beyond which damage to the device may occur .
Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: – 10 mW/C from 65 to 125C
Ceramic DIP: – 10 mW/C from 100 to 125C
SOIC Package: – 7 mW/C from 65 to 125C
TSSOP Package: – 6.1 mW/C from 65 to 125C
RECOMMENDED OPERATING CONDITIONS
ÎÎÎÎ
Î
ÎÎ
Î
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Parameter
ÎÎÎ
Î
Î
Î
Min
ÎÎÎ
Î
Î
Î
Max
ÎÎÎ
Î
Î
Î
Unit
ÎÎÎÎ
Î
ÎÎ
Î
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Positive DC Supply Voltage (Referenced to GND)
ÎÎÎ
Î
Î
Î
2.0
ÎÎÎ
Î
Î
Î
12.0
ÎÎÎ
Î
Î
Î
V
ÎÎÎÎ
ÎÎÎÎ
VIS
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Analog Input Voltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
GND
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Digital Input Voltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
GND
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
VIO*
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Static or Dynamic Voltage Across Switch
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
1.2
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
TA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Operating Temperature, All Package Types
ÎÎÎ
ÎÎÎ
– 55
ÎÎÎ
ÎÎÎ
+ 125
ÎÎÎ
ÎÎÎ
C
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Input Rise and Fall Time, ON/OFF Control
Inputs (Figure 10) VCC = 2.0 V
VCC = 4.5 V
VCC = 9.0 V
VCC = 12.0 V
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0
0
0
0
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
1000
500
400
250
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
*For voltage drops across the switch greater than 1.2 V (switch on), excessive VCC current may
be drawn; i.e., the current out of the switch may contain both VCC and switch input components.
The reliability of the device will be unaffected unless the Maximum Ratings are exceeded.
DC ELECTRICAL CHARACTERISTIC Digital Section (Voltages Referenced to GND)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
Î
Î
ÎÎÎ
– 55 to
25C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
85C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
125C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Minimum High–Level Voltage
ON/OFF Control Inputs
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Ron = Per Spec
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
3.15
6.3
8.4
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.5
3.15
6.3
8.4
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.5
3.15
6.3
8.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Low–Level Voltage
ON/OFF Control Inputs
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Ron = Per Spec
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.3
0.9
1.8
2.4
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.3
0.9
1.8
2.4
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.3
0.9
1.8
2.4
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Input Leakage Current
ON/OFF Control Inputs
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
12.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
± 0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
± 1.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
± 1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Quiescent Supply
Current (per Package)
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
VIO = 0 V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
6.0
12.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
2
8
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
20
80
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
40
160
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high–impedance cir-
cuit. For proper operation, Vin and
Vout should be constrained to the
range GND (Vin or Vout) VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
I/O pins must be connected to a
properly terminated line or bus.
MC54/74HC4066
DC ELECTRICAL CHARACTERISTICS Analog Section (Voltages Referenced to GND)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
Î
Î
ÎÎÎ
– 55 to
25C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
85C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
125C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
Ron
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum “ON” Resistance
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH
VIS = VCC to GND
IS 2.0 mA (Figures 1, 2)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0†
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
170
85
85
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
215
106
106
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
255
130
130
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Ω
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH
VIS = VCC or GND (Endpoints)
IS 2.0 mA (Figures 1, 2)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
85
63
63
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
106
78
78
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
130
95
95
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
∆Ron
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Difference in “ON”
Resistance Between Any Two
Channels in the Same Package
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH
VIS = 1/2 (VCC – GND)
IS 2.0 mA
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
30
20
20
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
35
25
25
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
40
30
30
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Ω
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Ioff
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Off–Channel Leakage
Current, Any One Channel
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIL
VIO = VCC or GND
Switch Off (Figure 3)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
12.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.5
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Ion
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum On–Channel Leakage
Current, Any One Channel
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH
VIS = VCC or GND
(Figure 4)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
12.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.5
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
† At supply voltage (VCC – GND) approaching 2 V the analog switch–on resistance becomes extremely non–linear. Therefore, for low–voltage
operation, it is recommended that these devices only be used to control digital signals.
AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, ON/OFF Control Inputs: tr = tf = 6 ns)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
Î
Î
ÎÎÎ
– 55 to
25C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
85C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
125C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Analog Input to Analog Output
(Figures 8 and 9)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
50
10
10
10
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
65
13
13
13
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
15
15
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLZ,
tPHZ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, ON/OFF Control to Analog Output
(Figures 10 and 11)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
150
30
30
30
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
190
38
30
30
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
225
45
30
30
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPZL,
tPZH
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, ON/OFF Control to Analog Output
(Figures 10 and 1 1)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
9.0
12.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
125
25
25
25
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
160
32
32
32
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
185
37
37
37
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
C
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Capacitance ON/OFF Control Input
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎ
ÎÎÎ
pF
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Control Input = GND
Analog I/O
Feedthrough
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
35
1.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
35
1.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
35
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
Typical @ 25°C, VCC = 5.0 V
CPD Power Dissipation Capacitance (Per Switch) (Figure 13)* 15 pF
MC54/74HC4066
ADDITIONAL APPLICATION CHARACTERISTICS (Voltages Referenced to GND Unless Noted)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Symbol
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Parameter
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Test Conditions
ÎÎÎ
Î
Î
Î
Î
Î
Î
VCC
V
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Limit*
25C
54/74HC
ÎÎÎ
Î
Î
Î
Î
Î
Î
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
BW
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Maximum On–Channel Bandwidth or
Minimum Frequency Response
(Figure 5)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
fin = 1 MHz Sine Wave
Adjust fin Voltage to Obtain 0 dBm at VOS
Increase fin Frequency Until dB Meter Reads – 3 dB
RL = 50 Ω, CL = 10 pF
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
150
160
160
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
MHz
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Off–Channel Feedthrough Isolation
(Figure 6)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
fin Sine Wave
Adjust fin Voltage to Obtain 0 dBm at VIS
fin = 10 kHz, RL = 600 Ω, CL = 50 pF
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
– 50
– 50
– 50
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
dB
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
fin = 1.0 MHz, RL = 50 Ω, CL = 10 pF
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
– 40
– 40
– 40
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Feedthrough Noise, Control to
Switch
(Figure 7)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Vin 1 MHz Square Wave (tr = tf = 6 ns)
Adjust RL at Setup so that IS = 0 A
RL = 600 Ω, CL = 50 pF
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
60
130
200
ÎÎÎ
Î
Î
Î
ÎÎÎ
mVPP
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
RL = 10 kΩ, CL = 10 pF
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
30
65
100
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Crosstalk Between Any Two Switches
(Figure 12)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
fin Sine Wave
Adjust fin Voltage to Obtain 0 dBm at VIS
fin = 10 kHz, RL = 600 Ω, CL = 50 pF
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
– 70
– 70
– 70
ÎÎÎ
Î
Î
Î
ÎÎÎ
dB
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
fin = 1.0 MHz, RL = 50 Ω, CL = 10 pF
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
– 80
– 80
– 80
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
THD
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Total Harmonic Distortion
(Figure 14)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
fin = 1 kHz, RL = 10 kΩ, CL = 50 pF
THD = THDMeasured – THDSource
VIS = 4.0 VPP sine wave
VIS = 8.0 VPP sine wave
VIS = 11.0 VPP sine wave
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
4.5
9.0
12.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.10
0.06
0.04
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
%
*Guaranteed limits not tested. Determined by design and verified by qualification.
MC54/74HC4066
Figure 1a. Typical On Resistance, VCC = 2.0 V Figure 1b. Typical On Resistance, VCC = 4.5 V
600
500
400
300
200
100
02.001.751.501.251.000.750.500.250
Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND
-55°C
25°C
125°C
Ron ,
O
N RE
S
I
S
TAN
C
E
(O
HM
S)
120
100
80
60
40
20
04.54.03.53.02.52.01.51.00.50
Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND
Ron , ON RESISTANCE (OHMS)
125°C
25°C
-55°C
80
70
60
50
40
30
20
10
06.05.55.04.54.03.53.02.52.01.51.00.50
Figure 1c. Typical On Resistance, VCC = 6.0 V
Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND
Ron ,
O
N RE
S
I
S
TAN
C
E
(O
HM
S)
125°C
25°C
-55°C
120
100
80
60
40
20
09.08.07.06.05.04.03.02.01.00
Figure 1d. Typical On Resistance, VCC = 9.0 V
Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND
Ron , ON RESISTANCE (OHMS)
125°C
25°C
-55°C
80
70
60
50
40
30
20
10
01211109.08.07.06.05.04.03.02.01.00
Ron , ON RESISTANCE (OHMS)
Figure 1e. Typical On Resistance, VCC = 12 V
Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND
Figure 2. On Resistance Test Set–Up
PLOTTER
MINI COMPUTER
PROGRAMMABLE
POWER
SUPPLY
DC ANALYZER
VCC
+-
ANALOG IN COMMON OUT
GND
DEVICE
UNDER TEST
125°C
25°C
-55°C
MC54/74HC4066
Figure 3. Maximum Off Channel Leakage Current,
Any One Channel, Test Set–Up
OFF
7
14
VCC
A
VCC
GND
VCC
SELECTED
CONTROL
INPUT
VIL
Figure 4. Maximum On Channel Leakage Current,
Test Set–Up
ON
14
VCC
N/C
A
GND
VCC
7
SELECTED
CONTROL
INPUT
VIH
Figure 5. Maximum On–Channel Bandwidth
Test Set–Up
ON
14
VCC
0.1µFCL*
fin dB
METER
*Includes all probe and jig capacitance.
VOS
7
SELECTED
CONTROL
INPUT
VCC
Figure 6. Off–Channel Feedthrough Isolation,
Test Set–Up
OFF
7
14
VCC
0.1µFCL*
fin dB
METER
*Includes all probe and jig capacitance.
VOS
RL
VIS
SELECTED
CONTROL
INPUT
Figure 7. Feedthrough Noise, ON/OFF Control to
Analog Out, Test Set–Up
14
VCC
CL*
*Includes all probe and jig capacitance.
OFF/ON
VCC
GND
Vin ≤1 MHz
tr = tf = 6 ns
CONTROL
VCC/2
RL
IS
RLVOS
7
SELECTED
CONTROL
INPUT
VCC/2
VCC
GND
ANALOG IN
ANALOG OUT 50%
tPLH tPHL
50%
Figure 8. Propagation Delays, Analog In to
Analog Out
MC54/74HC4066
POSITIONWHEN TESTING tPLZ AND tPZL
Figure 9. Propagation Delay Test Set–Up
ON
14
VCC
*Includes all probe and jig capacitance.
TEST
POINT
ANALOG OUTANALOG IN
CL*
7
SELECTED
CONTROL
INPUT
VCC
trtf
VCC
GND
HIGH
IMPEDANCE
VOL
VOH
HIGH
IMPEDANCE
CONTROL
ANALOG
OUT
90%
50%
10%
50%
50%
10%
90%
tPZH tPHZ
tPZL tPLZ
Figure 10. Propagation Delay, ON/OFF Control
to Analog Out
ON/OFF
VCC
TEST
POINT
14
VCC
1 kΩ
POSITIONWHEN TESTING tPHZ AND tPZH
CL*
1
2
1
2
Figure 11. Propagation Delay Test Set–Up
1
2
7
SELECTED
CONTROL
INPUT
Figure 12. Crosstalk Between Any Two Switches,
Test Set–Up
RL
ON
14
VCC OR GND CL*
*Includes all probe and jig capacitance.
OFF
RL
RL
VIS
RLCL*
VOS
fin
0.1 µF
VCC/2 VCC/2
7
SELECTED
CONTROL
INPUT
VCC/2
Figure 13. Power Dissipation Capacitance
Test Set–Up
14
VCC
N/C
OFF/ON
A
N/C
7
SELECTED
CONTROL
INPUT
ON/OFF CONTROL
ON
VCC
0.1 µF
CL*
fin
RL
TO
DISTORTION
METER
*Includes all probe and jig capacitance.
VOS
VIS
7
SELECTED
CONTROL
INPUT
VCC
Figure 14. Total Harmonic Distortion, Test Set–Up
*Includes all probe and jig capacitance.
VCC
VCC/2
MC54/74HC4066
0
-10
-20
-30
-40
-50
1.0 2.0
FREQUENCY (kHz)
dBm
-60
-70
-80
-90
FUNDAMENTAL FREQUENCY
DEVICE
SOURCE
Figure 15. Plot, Harmonic Distortion
3.0
APPLICATION INFORMATION
The ON/OFF Control pins should be at VCC or GND logic
levels, VCC being recognized as logic high and GND being
recognized as a logic low. Unused analog inputs/outputs
may be left floating (not connected). However, it is advisable
to tie unused analog inputs and outputs to VCC or GND
through a low value resistor. This minimizes crosstalk and
feedthrough noise that may be picked–up by the unused I/O
pins.
The maximum analog voltage swings are determined by
the supply voltages VCC and GND. The positive peak analog
voltage should not exceed VCC. Similarly, the negative peak
analog voltage should not go below GND. In the example
below, the difference between VCC and GND is twelve volts.
Therefore, using the configuration in Figure 16, a maximum
analog signal of twelve volts peak–to–peak can be con-
trolled.
When voltage transients above VCC and/or below GND
are anticipated on the analog channels, external diodes (Dx)
are recommended as shown in Figure 17. These diodes
should be small signal, fast turn–on types able to absorb the
maximum anticipated current surges during clipping. An
alternate method would be to replace the Dx diodes with
MOsorbs (high current surge protectors). MOsorbs are fast
turn–on devices ideally suited for precise DC protection with
no inherent wear out mechanism.
ANALOG O/I
ON
14
VCC = 12 V
ANALOG I/O
+ 12 V
0 V
+ 12 V
0 V
OTHER CONTROL
INPUTS
(VCC OR GND)
ON
16
VCC
Dx
Dx
VCC
Dx
Figure 16. 12 V Application Figure 17. Transient Suppressor Application
7
SELECTED
CONTROL
INPUT
Dx
OTHER CONTROL
INPUTS
(VCC OR GND)
7
SELECTED
CONTROL
INPUT
VCC
MC54/74HC4066
+5 V
14
HC4016
CONTROL
INPUTS
7
5
6
14
15
LSTTL/
NMOS
ANALOG
SIGNALS
R* R* R* R*
ANALOG
SIGNALS
HCT
BUFFER
R* = 2 TO 10 kΩ
VDD = 5 V VCC = 5 TO 12 V
ANALOG
SIGNALS
ANALOG
SIGNALS
116 14
HC4016
CONTROL
INPUTS
78
MC14504
13
3
5
7
9
11
14
2
4
6
10
5
6
14
15
CHANNEL 4
CHANNEL 3
CHANNEL 2
CHANNEL 1
1 OF 4
SWITCHES
COMMON I/O
1234
CONTROL INPUTS
INPUT
OUTPUT
0.01 µF
LF356 OR
EQUIVALENT
a. Using Pull-Up Resistors b. Using HCT Buffer
Figure 18. LSTTL/NMOS to HCMOS Interface
Figure 19. TTL/NMOS–to–CMOS Level Converter
Analog Signal Peak–to–Peak Greater than 5 V
(Also see HC4316)
Figure 20. 4–Input Multiplexer Figure 21. Sample/Hold Amplifier
+
-
1 OF 4
SWITCHES
+5 V
14
HC4016
CONTROL
INPUTS
7
5
6
14
15
LSTTL/
NMOS
ANALOG
SIGNALS
ANALOG
SIGNALS
1 OF 4
SWITCHES
1 OF 4
SWITCHES
1 OF 4
SWITCHES
MC54/74HC4066
OUTLINE DIMENSIONS
J SUFFIX
CERAMIC DIP PACKAGE
CASE 632–08
ISSUE Y
MIN MINMAX MAX
INCHES MILLIMETERS
DIM
A
B
C
D
F
G
J
K
L
M
N
0.785
0.280
0.200
0.020
0.065
0.015
0.170
15°
0.040
0.750
0.245
0.155
0.015
0.055
0.008
0.125
0°
0.020
19.94
7.11
5.08
0.50
1.65
0.38
4.31
15°
1.01
19.05
6.23
3.94
0.39
1.40
0.21
3.18
0°
0.51
0.100 BSC
0.300 BSC
2.54 BSC
7.62 BSC
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEAD WHEN
FORMED PARALLEL.
4. DIMESNION F MAY NARROW TO 0.76 (0.030)
WHERE THE LEAD ENTERS THE CERAMIC
BODY.
14 8
17
-A-
-B-
-T-
SEATING
PLANE
FG
N
K
CL
M
0.25 (0.010) T A
MS0.25 (0.010) T B
MS
J 14 PL
D 14 PL
N SUFFIX
PLASTIC DIP PACKAGE
CASE 646–06
ISSUE L NOTES:
1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE
POSITION AT SEATING PLANE AT MAXIMUM
MATERIAL CONDITION.
2. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
3. DIMENSION B DOES NOT INCLUDE MOLD
FLASH.
4. ROUNDED CORNERS OPTIONAL.
17
14 8
B
A
F
HG D K
C
N
L
J
M
SEATING
PLANE
DIM MIN MAX MIN MAX
MILLIMETERSINCHES
A0.715 0.770 18.16 19.56
B0.240 0.260 6.10 6.60
C0.145 0.185 3.69 4.69
D0.015 0.021 0.38 0.53
F0.040 0.070 1.02 1.78
G0.100 BSC 2.54 BSC
H0.052 0.095 1.32 2.41
J0.008 0.015 0.20 0.38
K0.115 0.135 2.92 3.43
L0.300 BSC 7.62 BSC
M0 10 0 10
N0.015 0.039 0.39 1.01
MC54/74HC4066
OUTLINE DIMENSIONS
D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751A–03
ISSUE F
MIN MINMAX MAX
MILLIMETERS INCHES
DIM
A
B
C
D
F
G
J
K
M
P
R
8.55
3.80
1.35
0.35
0.40
0.19
0.10
0°
5.80
0.25
8.75
4.00
1.75
0.49
1.25
0.25
0.25
7°
6.20
0.50
0.337
0.150
0.054
0.014
0.016
0.008
0.004
0°
0.228
0.010
0.344
0.157
0.068
0.019
0.049
0.009
0.009
7°
0.244
0.019
1.27 BSC 0.050 BSC
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
–A–
–B– P 7 PL
GC
K
SEATING
PLANE D 14 PL MJ
R X 45°
17
814
0.25 (0.010) T B A
MS S
B0.25 (0.010) M M
F
DT SUFFIX
PLASTIC TSSOP PACKAGE
CASE 948G–01
ISSUE O
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A4.90 5.10 0.193 0.200
B4.30 4.50 0.169 0.177
C--- 1.20 --- 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.50 0.60 0.020 0.024
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD FLASH,
PROTRUSIONS OR GATE BURRS. MOLD FLASH
OR GATE BURRS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE INTERLEAD
FLASH OR PROTRUSION. INTERLEAD FLASH OR
PROTRUSION SHALL NOT EXCEED
0.25 (0.010) PER SIDE.
5. DIMENSION K DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN
EXCESS OF THE K DIMENSION AT MAXIMUM
MATERIAL CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE DETERMINED
AT DATUM PLANE -W-.
S
U0.15 (0.006) T
2X L/2
S
U
M
0.10 (0.004) V S
T
L–U–
SEATING
PLANE
0.10 (0.004)
–T–
ÇÇÇ
ÇÇÇ
SECTION N–N
DETAIL E
JJ1
K
K1
ÉÉÉ
ÉÉÉ
DETAIL E
F
M
–W–
0.25 (0.010)
8
14
7
1
PIN 1
IDENT.
H
G
A
D
C
B
S
U0.15 (0.006) T
–V–
14X REFK
N
N
MC54/74HC4066
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes
without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular
purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be
validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.
SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or
death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold
SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim
alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.
PUBLICATION ORDERING INFORMATION
JAPAN: ON Semiconductor, Japan Customer Focus Center
4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031
Phone: 81–3–5740–2700
Email: r14525@onsemi.com
ON Semiconductor Website: http://onsemi.com
For additional information, please contact your local
Sales Representative.
MC74HC4066/D
Literature Fulfillment:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver , Colorado 80217 USA
Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada
Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
N. American Technical Support: 800–282–9855 Toll Free USA/Canada
