www.national.com 2
DP83816-EX
Table of Conten ts
1.0 Connection Diagram . . . . . . . . . . . . . . . . . . 4
1.1 144 LQFP PACKAGE (VNG) . . . . . . . . . . . 4
2.0 Pin Description . . . . . . . . . . . . . . . . . . . . . . 5
3.0 Functional Description . . . . . . . . . . . . . . . 11
3.1 MAC/BIU . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.1. 1 PCI Bu s In terface . . . . . . . . . . . . . . . . . . . . . . . . . .12
3.1. 2 Tx MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
3.1. 3 Rx MA C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.2 BUFFER MANAGEMENT . . . . . . . . . . . . 13
3.2.1 Tx Buffer Manager . . . . . . . . . . . . . . . . . . . . . . . . .13
3.2.2 Rx Buffer Manager . . . . . . . . . . . . . . . . . . . . . . . . .13
3.2.3 Packet Recognition . . . . . . . . . . . . . . . . . . . . . . . .13
3.2. 4 MIB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
3.3 INTERFACE DEFINITIONS . . . . . . . . . . 14
3.3. 1 PCI Sys tem B u s . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.3. 2 Boot PR OM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
3.3. 3 EEPRO M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
3.3. 4 Cloc k . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
3.4 PHYSICAL LAYER . . . . . . . . . . . . . . . . . 16
3.4.1 Auto-Negotiation . . . . . . . . . . . . . . . . . . . . . . . . . .16
3.4.2 Auto-Negotiation Register Control . . . . . . . . . . . . .16
3.4.3 Auto-Negotiation Parallel Detection . . . . . . . . . . . .16
3.4.4 Auto-Negotiation Restart . . . . . . . . . . . . . . . . . . . .17
3.4.5 Enabling Auto-Negotiation via Software . . . . . . . .17
3.4.6 Auto-Negotiation Complete Time . . . . . . . . . . . . . .17
3.5 LED INTERFACES . . . . . . . . . . . . . . . . . 17
3.6 HALF DUPLEX VS. FULL DUPLEX . . . . 18
3.7 PHY LOOPBACK . . . . . . . . . . . . . . . . . . 18
3.8 STATUS INFORMATION . . . . . . . . . . . . 18
3.9 100BASE-TX TRANSMITTER . . . . . . . . . 18
3.9.1 Code-group Encoding and Injection . . . . . . . . . . .19
3.9. 2 Scra mb l e r . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
3.9.3 NRZ to NRZI Encoder . . . . . . . . . . . . . . . . . . . . . .20
3.9.4 Binary to MLT-3 Convertor / Common Driver . . . .20
3.10 100BASE-TX RECEIVER . . . . . . . . . . . . 21
3.10.1 Input and Base Line Wander Compensation . . . .21
3.10.2 Signal Detect . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
3.10.3 Digital Adaptive Equalization . . . . . . . . . . . . . . . .23
3.10.4 Line Quality Monitor . . . . . . . . . . . . . . . . . . . . . . .24
3.10.5 MLT-3 to NRZI Decoder . . . . . . . . . . . . . . . . . . . .24
3.10.6 Clock Recovery Module . . . . . . . . . . . . . . . . . . . .25
3.10.7 N R ZI to N R Z . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.10.8 Ser i a l to Pa r a l l e l . . . . . . . . . . . . . . . . . . . . . . . . . .25
3.10.9 D e -s cram b l e r . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.10.10 Code-group Alignment . . . . . . . . . . . . . . . . . . . .25
3.10.11 4B/5B Decoder . . . . . . . . . . . . . . . . . . . . . . . . . .25
3.10.12 100BASE-TX Link Integrity Monitor . . . . . . . . . .25
3.10.13 Bad SSD Detection . . . . . . . . . . . . . . . . . . . . . .25
3.11 10BASE-T TRANSCEIVER MODULE . . . 26
3.11.1 Operational Modes . . . . . . . . . . . . . . . . . . . . . . . .26
3.11.2 Smart Squelch . . . . . . . . . . . . . . . . . . . . . . . . . . .26
3.11.3 C o ll i s i o n D e tecti o n . . . . . . . . . . . . . . . . . . . . . . . . 26
3.11.4 Normal Link Pulse Detection/Generation . . . . . . .26
3.11.5 Jabber Function . . . . . . . . . . . . . . . . . . . . . . . . . .27
3.11.6 Automa t ic Link Pola rity D e te ctio n . . . . . . . . . . . . . 27
3.11.7 10BASE-T Internal Loopback . . . . . . . . . . . . . . . .27
3.11.8 Transmit and Receive Filtering . . . . . . . . . . . . . . .27
3.11.9 Tra nsmitte r . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.11.10 R e ce i v e r . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
3.11.11 Far End Fault Indication . . . . . . . . . . . . . . . . . . .27
3.12 802.3U MII . . . . . . . . . . . . . . . . . . . . . . . . 27
3.12.1 MII Access Configu ration . . . . . . . . . . . . . . . . . . .27
3.12.2 MII Serial Management . . . . . . . . . . . . . . . . . . . .27
3.12.3 MII Serial Management Access . . . . . . . . . . . . . .28
3.12.4 Serial Management Access Protocol . . . . . . . . . 28
3.12.5 Nibble-wide MII Data In terface . . . . . . . . . . . . . . 28
3.12.6 Collision Detection . . . . . . . . . . . . . . . . . . . . . . . 29
3.12.7 Carrier Sense . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
4.0 Register Set . . . . . . . . . . . . . . . . . . . . . . . .30
4.1 CONFIGURATION REGISTERS . . . . . . .30
4.1.1 Configuration Identification Register . . . . . . . . . . . 30
4.1.2 Configuration Command and Status Register . . . 31
4.1.3 Configuration Revision ID Register . . . . . . . . . . . 32
4.1.4 Configuration Latency Timer Register . . . . . . . . . 33
4.1.5 Configuration I/O Base Address Register . . . . . . . 33
4.1.6 Configuration Memory Address Register . . . . . . . 34
4.1.7 Configuration Subsystem Identification Register . 34
4.1.8 Boot ROM Configuration Register . . . . . . . . . . . . 35
4.1.9 Capabilities Pointer Register . . . . . . . . . . . . . . . . 35
4.1.10 Configuration Interrupt Select Register . . . . . . . . 36
4.1.11 Power Management Capabilities Register . . . . . 36
4.1.12 Power Management Control and Status Register 37
4.2 OPERATIONAL REGISTERS . . . . . . . . .38
4.2.1 Command Register . . . . . . . . . . . . . . . . . . . . . . . . 39
4.2.2 Configuration and Media Status Register . . . . . . . 40
4.2.3 EEPROM Acce ss Register . . . . . . . . . . . . . . . . . . 42
4.2.4 EEPROM Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.2.5 PCI Test Cont rol Register . . . . . . . . . . . . . . . . . . . 43
4.2.6 Interrupt Status Register . . . . . . . . . . . . . . . . . . . . 44
4.2.7 Interrupt Mask Register . . . . . . . . . . . . . . . . . . . . 45
4.2.8 Interrupt Enable Register . . . . . . . . . . . . . . . . . . . 47
4.2.9 Interrupt Holdoff Re g i s te r . . . . . . . . . . . . . . . . . . . 47
4.2.10 Transmit Descriptor Pointer Register . . . . . . . . . 48
4.2.11 Transmit Configuration Register . . . . . . . . . . . . . 48
4.2.12 Receive Descriptor Pointer Regist e r . . . . . . . . . . 50
4.2.13 Receive Configuration Register . . . . . . . . . . . . . 51
4.2.14 CLKRUN Contr o l/Status Register . . . . . . . . . . . . 52
4.2.15 Wake Command/Status Register . . . . . . . . . . . . 54
4.2.16 Pau se Control/Status Regis te r . . . . . . . . . . . . . . 56
4.2.17 Receive Filter/Match Control Register . . . . . . . . 57
4.2.18 Rece iv e Fi lter/Match Data Regis ter . . . . . . . . . . 58
4.2.19 Receive Filter Logic . . . . . . . . . . . . . . . . . . . . . . 59
4.2.20 Boo t ROM Add ress Regis te r . . . . . . . . . . . . . . . . 63
4.2.21 Boo t ROM Data Register . . . . . . . . . . . . . . . . . . 63
4.2.22 Silicon Revision Register . . . . . . . . . . . . . . . . . . 63
4.2.23 Management Information Base Control Register 64
4.2.24 Management Information Base Registers . . . . . . 65
4.3 INTERNAL PHY REGISTERS . . . . . . . . .66
4.3.1 Basic Mode Control Register . . . . . . . . . . . . . . . . 66
4.3.2 Basic Mode Status Register . . . . . . . . . . . . . . . . . 67
4.3.3 PHY Identifier Register #1 . . . . . . . . . . . . . . . . . . 68
4.3.4 PHY Identifier Register #2 . . . . . . . . . . . . . . . . . . 68
4.3.5 Auto-Negotiation Advertisement Register . . . . . . 68
4.3.6 Auto-Negotiation Link Partner Ability Register . . . 69
4.3.7 Auto-Negotiate Expansion Register . . . . . . . . . . . 70
4.3.8 Auto-Negotiation Next Page Transmit Register . . 70
4.3.9 PHY Status Register . . . . . . . . . . . . . . . . . . . . . . . 71
4.3.10 MII In terrupt Control Register . . . . . . . . . . . . . . . 73
4.3.11 MII Interrupt Status and Misc. Control Register . 73
4.3.12 False Carrier Sense Counter Register . . . . . . . . 74
4.3.13 Receiver Error Counter Register . . . . . . . . . . . . . 74
4.3.14 100 Mb/s PCS Configuration and Status Register 74
4.3.15 PHY Control Register . . . . . . . . . . . . . . . . . . . . . 75
4.3.16 10B ASE-T Status/Cont r o l Register . . . . . . . . . . . 76
5.0 Buffer Management . . . . . . . . . . . . . . . . . .77
5.1 OVERVIEW . . . . . . . . . . . . . . . . . . . . . . .77
5.1.1 Descriptor Forma t . . . . . . . . . . . . . . . . . . . . . . . . . 77
5.1.2 Single Descriptor Packets . . . . . . . . . . . . . . . . . . 79
5.1.3 Multipl e Descr i ptor Packets . . . . . . . . . . . . . . . . . 80
5.1.4 Descriptor Lists . . . . . . . . . . . . . . . . . . . . . . . . . . . 80