三菱大電力半導体／スタック編
2009年1月作成
http://store.iiic.cc/
2
1．整流ダイオード、サイリスタ、GTO サイリスタ、GCT サイリスタ、GCT サイリスタユニット
FG 4000 G X – 90 D A
パッケージ区分
Ａ：デアロイ標準形パッケージ
（GTO サイリスタの場合のみ用います。）
Ｓ：デアロイスペシャルパッケージ
（GCT サイリスタの場合のみ用います。）
デアロイ形及びアロイ形の区分
Ｄ：デアロイ形（注 1）
ブランク：アロイ形
耐圧クラス（注 2）
耐圧クラス× 50 ＝（VDRM 又は VRRM）
（例）90 × 50 ＝ 4500V
耐圧クラス又はターンオフ時間などを示します。
アルファベットの記号を付ける場合と付けない場合があります。
記号の意味を以下に示します。
µ
µ
µµ
µµ
表1．記号一覧
注1）デアロイ形とはシリコンと熱緩衝用金属板とを合金しない構造を示します。
注2）本データブックには当社標準耐圧クラス（最高耐圧）にてラインアップしておりますが、ご要望により各種耐圧クラス
の製品をご提供させていただきます。詳細は、三菱電機または特約店にお問合せください。
副番（外形及び製法の違いを示します。）
定格電流クラス
ただし1000A未満のサイリスタ及びダイオードの定格電流クラ
ス末尾に付与している2は電流クラスに含みません。
（例）FT802AV-90の電流クラスは800Aです。
種類
表2．種類一覧表
http://store.iiic.cc/
3
3．HVIGBT モジュール（HighVoltageInsulatedGateBipolarTransistorModules）
モジュールの種類
CM：IGBT モジュール
RM：ダイオードモジュール
定格電流
（例）1200：IC＝ 1200A
結線方式
Ｈ：シングルタイプ
Ｄ：デュアルタイプ
Ｅ：チョッパタイプ
外形その他の変更
耐圧クラス
耐圧クラス× 50 ＝ VCES
（例）66 × 50 ＝ 3300V
シリーズ名
Ｈ：高速・低損失タイプ（IGBT モジュール）
Ｓ：高速タイプ（ダイオードモジュール）
MITSUBISHI ELECTRIC
CORPORATION JAPAN
TYPE
CM 1200
H
A
-
66
H
NO.
E964AA1
-
008
トレードマーク
LotNo.（ロット番号）
http://store.iiic.cc/
4
●
一般用整流ダイオード
●
高速スイッチング用整流ダイオード
●
一般用サイリスタ
●
高速スイッチングサイリスタ
●
GTOサイリスタ
●
GCTサイリスタユニット
●
HVIGBTモジュール
（HighVoltageInsulatedGateBipolar
TransistorModules）
●
HVダイオードモジュール
本データブックに掲載している大電力半導体を正しく安全に使用して頂くため、次に示す注意事項を守り、正しくご使用ください。
なお、大電力半導体の種類により取扱い上のご注意が異なります。製品系列との対応を以下に示します。
大電力半導体素子の項を参照
パワーモジュールの項を参照
http://store.iiic.cc/
5
大電力半導体素子を正しく安全に使用するために
大電力半導体素子は使用条件（電気的・機械的ストレス、取扱い等）によっては素子が破壊することがあります。
当社の大電力素子を安全にご使用頂くため、次に示す注意事項を守り、正しくご使用ください。
注意
http://store.iiic.cc/
6
注意
http://store.iiic.cc/
7
パワーモジュールを正しく安全に使用するために
パワーモジュールは使用条件（電気的・機械的ストレス、取扱い等）によっては破壊することがあります。
当社のパワーモジュールを安全にご使用頂くため、次に示す注意事項を守り、正しくご使用ください。
注意
http://store.iiic.cc/
8
注意
µµ
µ
http://store.iiic.cc/
9
注意
http://store.iiic.cc/
10
1．電力半導体素子一般
−
−
−
−
−
−
−
2．整流ダイオード
∫w
p
w
http://store.iiic.cc/
11
t
3．サイリスタ
t
∫w
p
w
http://store.iiic.cc/
12
t
4．GTO サイリスタ、GCT サイリスタ
t
http://store.iiic.cc/
13
p
w
∫w
http://store.iiic.cc/
14
5．IGBT（絶縁ゲートバイポーラトランジスタ）
trr
t
Irr
IE
0.5Irr
0
0
http://store.iiic.cc/
15
本データブックは国際単位系（SI）に準拠し、記載する量の単位
にSI単位を用いております。従来単位との換算は下記の表をご
参照ください。
SI 単位に対する換算値表
http://store.iiic.cc/
16
1．はじめに
整流ダイオード、サイリスタなどの電力用半導体デバイスが、
昭和40年代前半より産業機器や民生機器に広く使われだし現在
にいたっておりますが、この間に半導体デバイスの信頼度は急速
に向上してきています。
高信頼度を要求される機器では、半導体デバイスの故障率は
10〜100FIT（1FIT =109/時間）程度が必要ですが、このような信
頼度を実現するためには、半導体デバイス固有の信頼度の向上は
もちろんのこと、半導体デバイスの特質と使用方法の調和という
ことが非常に重要な問題となってきます。実際に同じ製法で作ら
れた半導体デバイスが使用方法の違いにより、フィールドにおけ
る故障率が1 桁以上異なることも、しばしば見られます。ここで
は半導体デバイスの信頼性について、使用上考慮しておく必要の
ある問題点、品質保証活動及び信頼度試験データ例などを紹介い
たします。
2．半導体デバイスの信頼性概説
一般に電子機器、電子部品の故障率は、図 1 の曲線（a）のよう
に初期故障期、偶発故障期を経て摩耗故障期に至る、いわゆるバ
スタブカーブ形の変遷をたどりますので、初期故障期、偶発故障
期の故障率と摩耗故障期にはいるまでの有用寿命の2点を考慮せ
ねばなりません。ところが、半導体デバイスの故障率の経時変化
は、一般に図 1 の曲線（b）のように故障率が時間の経過とともに
徐々に減少していく傾向を示す点に特長があります。このことは
見方を変えますと、偶発故障期において故障率が低くなり安定化
していても、故障分布の形からは初期故障形が引き続いていると
もいえます。実際の半導体デバイスの故障率の経時変化例は図2
に示すように、製造直後は高い故障率を示していますが、これを
エージングし、デバギングすることにより、故障率は次第に低下
していきます。
次に、機器メーカで、組立調整及びエージングにはいります
が、この期間中に故障率は、さらに減少していきます。通常、こ
の期間中の故障率は重欠点で 0.1% 以下です。もし、この値を大
幅に越えるようなら、回路設計か組立工程か、又はデバイスに問
題がありますので、原因の究明は急を要します。放置しておきま
すと、フィールドでの故障の多発につながることがあります。こ
の期間の重欠点の故障率とフィールドの故障率は相関のある場合
が多く、故障率の高い場合には注意を要します。さて、機器が
フィールドに出ますと、さらにストレスレベルは低下しますので
故障率は一段と低下し、通常、数 FIT 〜数 100FIT になります。
図2．半導体デバイスの故障率経時変化
– A – B – C – D
– A – B – C
– D
– E
– F
また、半導体デバイスのもう1つの特長は有用寿命が長いこと
です。
図 2 に示すように、半導体デバイスの故障率曲線は、数 1000
時間以上の期間にわたって故障率が漸次減少する傾向を示し、ワ
イブル分布の尺度パラメータ m の値は 0.3 〜 0.6 程度です。
このような半導体デバイスの故障分布の特長をとらえて、半導
体デバイスの信頼性評価としては、各種の加速試験と、1000 時
間程度の寿命試験を行うのが普通です。前者は、おもに摩耗故障
モードのチェックのために行うもので、後者は、初期、偶発故障
領域における劣化故障と突発故障の発生の有無を調査するもので
す。
ところで、機器の組立調整段階及びフィールドから、故障とし
て返却された半導体デバイスについて故障解析を行いますと、良
品である場合や使用上に問題のある場合、又はデバイスに欠陥の
ある場合などがあります。これらの良品と判定されるデバイスが
返却された理由は、規格上、良品でもセットに組むと使えないと
いう場合もありますが、ユーザの誤判定と思われるのが大部分で
す。また、使用条件に問題のあったと思われる故障デバイスにつ
いて故障解析を行うと、サージ電流、サージ電圧が加わったも
の、及び最大定格以上の di/dtなど、過度の電気的ストレスによ
るものがほとんどで、過激な振動、衝撃など機械的ストレスによ
り生じたと思われる故障素子はほとんど発見されません。次に故
障のうち使用上問題がなく、デバイスに原因があったと判定され
るものについて、故障原因の分析を行いますと、故障は表面処理
の欠陥に起因するものと、構造的欠陥に起因するものがあり、前
者は製造工程の不備により、シリコンの接合近傍に不純物イオン
が存在することにより、特性の劣化に結びつくものであり、後者
はデバイスを構成する部品、材料の不備、各部品間の結合部にお
ける不具合等が考えられます。
(a)
(b)
図1．故障率の経時変化
http://store.iiic.cc/
17
大電力用サイリスタ、ダイオードは、その用途の大半が各種産
業機器の心臓部として使用されるものであり、使用部品、材料及
び製造段階において、特に厳重な品質管理と正確丁寧な作業管理
を実施し、これら欠陥の発生をおさえるとともに、有効適切なデ
バギングを実施し、その除去を徹底しております。
さて、半導体デバイスの故障率曲線は、漸次減少形の分布を示
しますので、機器の信頼度を上げるためには、初期故障率の低い
ものを使うことに考慮を払う必要があります。一方、使用面から
も余裕ある設計が必要で、一般に電圧は最大定格の 50 〜 80% 以
下、接合温度は最大定格の 70 〜 80% 以下にディレーティングし
て使用するのが望ましい条件です。さらに、使用する半導体デバ
イスと使用回路との強調も信頼度向上のため忘れてはならない重
要な要素です。
なお、機器の信頼度設計上、素子の選択で考慮しておかなけれ
ばならない問題に、性能及び信頼性と経済性との問題がありま
す。高性能・高信頼度化と経済性の両方を達成することは容易で
はないためこの両者のバランスをとって、実用価値の大きいもの
を設計していく必要があります。一方、ユーザも機器の目標とす
る性能、信頼度と調和のとれたデバイスを選択することが重要な
課題です。
3．品質保証活動について
製品の品質、価格、納期及びサービスは、いずれも重要な要素
として、それぞれ最善をつくさなければなりませんが、品質はそ
の製品が存在する限りたえずその使用者とともにあり、使用者に
奉仕を続ける、切り離すことのできない大切なものです。
半導体工業では、製品に要求される品質水準が非常に高く、一
方、その製造は「ウエハ工程」に見られるきわめて精密なプロセ
ス制御能力や、「アセンブリ工程」に見られる微細な作業など非
常に高度な技術を要する大量生産方式ですので、それだけに、高
い品質管理を必要とします。
以下に、その品質保証活動の概要を説明いたします。
3-1 量産を行うための手順
開発試作から量産試作を経て、量産に至るまでの各段階ごと
に、性能、信頼性確認のため一連の形式試験を実施し、あわせて
図面標準類の検討も行います。開発から量産までの品質保障系統
図を図 3 に示します。また、形式試験のうち、信頼性確認のため
の信頼性試験については次節で述べます。
http://store.iiic.cc/
18
図3．品質保証系統図
http://store.iiic.cc/
19
3-2 環境の管理
半導体工業では、環境が製品の品質に影響を与えることがとく
に大きく、防塵、防湿、恒温を保つため、管理基準が定められ、
厳密な管理が実施されています。工場で使用するガス類及び水に
ついても同様の処置がとられています。
3-3 製造装置、計測機器等の定期点検及び保守管理
半導体工業は装置工業ともいわれ、製造装置、計測機器等の管
理は、デバイスの製作上、重要な要素です。装置の精度低下、故
障等を未然に防ぐため、定期的な点検、保全が実施されていま
す。
3-4 購入資材の管理
受入検査基準に基づき、分光分析器などを使用し、厳密な分
析、検査を行います。発注に際しては、品質上の留意点を確認す
るとともに、十分なサンプル検討を行い、問題点を解決してから
正式納品が開始されます。また、納入者の製造工程の品質管理に
も十分配慮をしています。
3-5 製造工程の管理
品質に重要な影響を与える要因となる純水の純度、雰囲気、炉
関係の温度、ガス流量などの条件値については、それぞれ計測器
を取り付け、作業者のチェックシートによる点検、又は自動記録
を行います。さらに、拡散など特性にとくに大きく影響を与える
作業については、拡散深さ、表面濃度などを記録し、作業条件の
管理データとして活用しています。
3-6 中間検査及び最終検査
中間検査及び最終検査の実施についての考え方は、製品の品質
特性、すなわち、外観、寸法、構造、機械的及び電気的特性など
の良否の判定を行うとともに、それにより得られた品質情報を前
工程にフィードバックし、品質の維持向上、ばらつきの減少を計
ることを目的としています。
中間検査としては、ウエハテスト及びアセンブリ工程の検査が
あり、いずれも「品質は製造工程で作り込む」という基本的な考
え方に基づく作業部門の自主チェックと品質管理部門の検査の2
本立てで実施しています。自主チェックは自主的確認による品質
の是正はもとより、完成品では発見しにくい事項の確認に重点を
おいています。製品完成後は、完成品検査として最終検査を行い
ます。最終検査としては電気的特性、外観検査を行います。品質
保証部門は、最終的にユーザが使用する観点に立って総合的な性
能、品質を確認し保証するために、製品を倉入する前に、外観、
電気的特性及び信頼性について抜取りによる品質保証検査を実施
します。以上に述べました品質保証活動の系統図は前述の図3に
示す通りであります。
3-7 品質情報
検査結果記録及び客先情報などの各種品質情報は、主として品
質保証部門で作成され、品質の維持改善のため製造部門をはじめ
関係部門へ迅速にフィードバックされます。さらに、情報管理の
近代化を図るため、コンピュータによる合理的かつ効果的な品質
管理システムを採用しています。
4．信頼性試験
4-1 信頼性試験法
三菱半導体デバイスは、高信頼度を保証できる設計、製造工程
における厳重な品質管理、製品ロットごとの品質保証検査を行っ
ていますので、十分満足して使用できる信頼度水準に達していま
す。この信頼度水準を確認するために、種々の信頼性試験を実施
しています。
本節では、サイリスタの信頼性試験例を紹介しますが、ここで
行われている試験内容について表1 に示します。なお、三菱半導
体デバイスの信頼性試験は、日本工業規格（JIS）に準拠して実施
しております。
4-2 GTO サイリスタ、GCT サイリスタ信頼性試験結果
代表例として、FG4000BX-90DA の信頼性試験結果を表 2 に、
またこのときの故障判定基準を表 3 に示します。
4-3 IGBT モジュール信頼性試験結果
代表例として、IGBT モジュール CM1200HA-34H の信頼性試
験結果を表5に、またこのときの故障判定基準を表6に示します。
http://store.iiic.cc/
20
2009年 1月
測 定 条 件
Tj=125℃,ITM=3000A,IG=3A
Tj=25℃,直流法：VD=24V,RL=0.1Ω
Tj=125℃,VRG=19V
Tj=125℃,VDRM=4500V,VRG=−2V
測定項目
VTM
IGT
VGT
IRG
IDRM
故障数
0
0
0
0
0
0
0
0
0
0
0
0
試料数
10
10
40
40
10
10
10
10
10
10
10
10
JISC7021
〃
〃
〃
〃
〃
〃
〃
〃
〃
熱衝撃
温度サイクル
気密性
衝撃
振動
端子強度
高温保存
低温保存
断続通電
高温電圧印加
条 件
100℃;15分,0℃;15分,30サイクル
−40℃〜25℃〜150℃,50サイクル
方法ⅠHeリーク試験（1× 10
−
8cc/sec以上のこと）
方法Ⅱフロロカーボンによる発泡試験
500G,X・Y・Z各方向3回
10〜55Hz,1.5mm,X・Y・Z方向各2時間
方法Ⅰ引張荷重:45N,30秒間
（陰極,ゲート端子に適用）
Ta=150℃,1000時間
Ta=−40℃,1000時間
IT（AV）=1000A,Tj=40℃〜125℃,20000サイクル
Tj=125℃,VD=3600V（DC）（陽極ー陰極間）,VGK=−2V,1000時間
Tj=125℃,VGK=−19V（ゲートー陰極間）,1000時間
三菱半導体〈大電力半導体〉
電力用半導体デバイスの信頼性
環境試験
耐久性試験
試験方法
A-3
A-4
A-6
A-7
A-10
A-11
B-10
B-12
B-18
B-20
試験条件
100℃;15分,0℃;15分,5サイクル
Tstg（max）;30分,Tstg（min）;30分,5サイクル
方法Ⅰヘリウムガスによる微少リーク試験
方法Ⅲ気泡によるグロスリーク試験
100〜500G,各方向3回
10〜55Hz,1.5mm,X・Y・Z方向各2時間
方法Ⅰ引張,規定の荷重印加30秒
Ta=Tstg（max）,1000時間
Ta=Tstg（min）,500時間
IT=IT（AV）max,Tj=50℃以下〜Tj（max）,5000サイクル
Tj≦Tj（max）,VAK=VDRM,VRRM又は80%,1000時間
備 考試験項目
熱衝撃
温度サイクル
気密性
衝撃
振動
端子強度
高温保存
低温保存
断続通電
高温電圧印加
JISC7021＊
〃
〃
〃
〃
〃
〃
〃
〃
〃
ヘリウムガスを使用
フロロカーボンを使用
但し時間はデバイスの重
量によって決定する。
表1．三菱半導体デバイス信頼性試験（大電力用サイリスタの場合の例）
＊：日本工業規格 JISC7021個別半導体デバイスの環境試験及び耐久試験方法
試験方法
A-3
A-4
A-6
A-7
A-10
A-11
B-10
B-12
B-18
B-20
試験項目
表3．FG4000BX-90DA 故障判定基準
表2．FG4000BX-90DA 信頼性試験結果
耐久性試験
環境試験
判定基準
上 限
U.S.L× 1.1
U.S.L× 1.1
U.S.L× 1.2
U.S.L× 1.5
U.S.L× 1.5
U.S.L
3.8
3.2
1.5
100
150
単 位
V
A
V
mA
mA
下 限
−
−
−
−
−
U.S.L.：規格上限値
http://store.iiic.cc/
21
2009年 1月
表４．三菱パワーモジュール信頼性試験
＊：日本電子機械工業会 EIAJED-4701 半導体デバイスの環境及び耐久性試験方法
試 験 条 件
230℃，5秒，フラックス有
100℃；5分，0℃；5分，5サイクル
Tstgmax60分，Tstgmin60分，5サイクル
75㎝木板上，3回
条件B 10〜500Hz，10G，6時間
方法Ⅰ 引張，規定の荷重印加，30秒
方法Ⅳ トルク，規定のトルク印加
Ta=Tstgmax，1000時間
Ta=Tstgmin，1000時間
条件B Ta=60℃，RH=90％，1000時間
Tj=50℃〜Tjmax，5000サイクル
Ta=Tstgmax，VCB=VCBOmaxの85％，1000時間
Ta=Tjmax又はTstgmax，VAK=VDRM，VRRM又は80％，1000時間
耐
久
性
試
験
EIAJED-4701
〃
〃
〃
〃
〃
〃
〃
〃
〃
〃
〃
〃
A−131
B−141
B−131
A−124
A−121
A−111
A−112
B−111
B−112
B−121
D−403
D−313
B−20
はんだ付け性
熱衝撃
温度サイクル
自然落下
振動
端子強度
締付トルク強度
高温保存
低温保存
耐湿性
断続動作
高温逆バイアス
高温電圧印加
環
境
試
験
試 験 項 目 試 験 方 法
三菱半導体〈大電力半導体〉
電力用半導体デバイスの信頼性
表５．CM1200HA-66H 信頼性試験結果
故障数
0
0
0
0
0
0
0
0
0
EIAJED-4701
〃
〃
〃
〃
〃
〃
〃
〃
熱衝撃
温度サイクル
振動
締付けトルク強度
高温保存
低温保存
耐湿性
断続動作
高温逆バイアス
環
境
試
験
耐
久
性
試
験
試 験 項 目 試 験 方 法
B−141
B−131
A−121
A−112
B−111
B−112
B−121
D−403
D−313
試 験 条 件
0〜100℃(各10分)，5サイクル
−40℃(60分)〜＋125℃(60分)，100サイクル
10〜500Hz，10G，6時間
取付ネジ(M6)部：30kg・cm
主端子ネジ(M6)部：30kg・cm
Ta=125℃，1000時間
Ta=−40℃，1000時間
Ta=60℃，RH=90％，1000時間
Tj=50↔150℃，5000
サイクル
Ta=125℃，VCES=2800V，1000時間
試料数
5
5
5
5
5
5
5
5
5
表６．CM1200HA-66H 故障判定基準
故障判定基準
上 限
U.S.L×2.0
U.S.L×2.0
U.S.L×1.2
U.S.L×1.2
U.S.L×1.2
下 限
−
−
L.S.L.×0.8
−
−
絶 縁 破 壊
備 考
測 定 条 件
VCE=3300V，VGE=0V
VGE=±20V，VCE=0V
IC=120mA，VCE=10V
IC=1200A，VGE=15V
IE=1200A
AC6000V 1分間
測定項目
ICES
IGES
VGE(th)
VCE(sat)
VEC
絶縁耐力
注．U.S.L.規格上限値 L.S.L.規格下限値
http://store.iiic.cc/
22
2009年 1月
三菱半導体〈大電力半導体〉
電力用半導体デバイスの信頼性
5．故障解析
品質水準及び信頼性の維持・向上に必要な情報を得る手段の一
つとして故障解析があります。故障解析は、開発、製造段階での
半製品、製品の故障品、信頼性試験で生じた故障品、ユーザでの
試験や使用中で生じた故障品などに対して実施しております。
故障解析は、外部検査、電気的検査、内部検査、チップ解析に
大別されます。故障解析の手順を図 4 に、その内容を表 4 に示し
ます。
信頼性試験結果及び故障解析結果により故障モードや故障メカ
ニズムが明確になり、プロセス技術部門や製造部門にフィード
バックして必要な是正措置をとることによって製品の信頼性を絶
えず改善するように努めております。
6．ディレーティングと信頼度予測
半導体デバイスの信頼度は、使用条件、環境条件によって同一
品種でも大きく異なってきます。また、半導体デバイスの設計基
準、製造方法及び製造管理の水準などに基づく固有の信頼度に
よっても大きく左右されます。
ディレーティングと信頼度予測についての詳細は「三菱半導体
信頼性ハンドブック」をご参照ください。
市場不良
苦情処理票
工程不良
工程異常調査票
不具合発生状況調査
外部検査
電気的特性検査
不良・故障ﾓｰﾄﾞ分類
不具合再現試験
良品
良品
NOGO
GO
不具合品
特性劣化 開放
短絡
環境・寿命試験
開かん・樹脂除去
内部検査
チップ解析
工程アクション
原因調査
効果確認
恒久対策
工程解析
X線透視
電気的特性検査
報告書作成
報 告
図4．故障解析手順
検 査 項 目 検 査 内 容
外部検査
電気的特性検査
内部検査
チップ解析
設 備
実体顕微鏡
金属顕微鏡
リークディテクタ
○リード，めっき，はんだ付，溶接部分の状態
○マーキング
○パッケージの欠陥
○はんだ付け性
○気密性
○電気的静特性，電圧・温度マージン，動作特性の検査による開放・短絡及び特性劣化
の調査
○内部配線
○デバイスのパッケージを取り除き，内部構造を観察するチップの表面観察
○マイクロプローバによる電気的特性のチェック
○ホットスポット，異常など
○内部検査でのチップ観察を補足するための解析
○チップ断面解析により，酸化膜，拡散，メタライズの解析
金属顕微鏡
マイクロプローバ
走査電子顕微鏡
X線マイクロアナライザ
赤外線マイクロスキャナ
分光分析装置
シンクロスコープ
カーブトレーサ
特性試験器
X線透過装置
表4．故障解析の内容と設備
http://store.iiic.cc/
23
2009年 1月
三菱半導体〈大電力半導体〉
電力用半導体デバイスの信頼性
7．むすび
以上に、電力用半導体デバイスの一般的な信頼性の考え方、信
頼性試験及びディレーティングと信頼度予測などについて簡単で
すが紹介しました。本文ですでに述べましたように、半導体デバ
イスの実用上での信頼度を高めるためには、半導体デバイスのも
つ特質をよく把握するとともに、機器、セットに調和した半導体
デバイスの選択を行うこと、また使用条件、環境条件面からディ
レーティングを十分考慮した余裕ある信頼度設計を行うことなど
が、重要なキーポイントとなります。機器、セットとしてのデ
バッギングの実施や工程中あるいはフィールドのデータを解析
し、それを設計、製造にフィードバックすることも見のがしては
ならない大切な要因です。このように、信頼度設計を行う上で検
討すべき事項が多い現状ですが、品質、信頼性ならびに経済性も
含めた総合的観点より細心の注意をもってうまく半導体デバイス
を使用されることをおすすめします。
http://store.iiic.cc/
24
2009年 1月
三菱半導体〈大電力半導体〉
電力半導体素子の冷却方法と冷却フィンへの取付け方
1．まえがき
電力半導体素子は素子内で発生した電力損失により生ずる熱は
何らかの冷却方法で外部に放散させねばなりません。それは素子
の外装からの熱放散だけでは放散が不十分であり、素子の接合温
度がその許容値以上に上がるからです。熱の放散手段としては自
冷、風冷、水冷、油冷などがありますが、以下に風冷の場合について
冷却フィンの選定方法と素子の取付け方について記載します。
放熱の問題は電気回路と類似しており、表１のような対応が考
えられ、熱抵抗という熱の流れに対する抵抗を考えます。
電気回路
電 圧（V）
電 流（A）
抵 抗（Ω）
放熱回路
温 度（℃）
電 力 損 失 （W）
熱 抵 抗 （℃/W）
表1．電気回路と放熱回路の比較
2．冷却フィンの熱抵抗
冷却フィンの熱抵抗は、その大きさだけでなく、形状、材質、
表面の状態（表面の粗さ、塗装）、保持方向、冷却フィンの温度及
び周囲温度との差、冷却フィン表面の風速、気流の状態、近傍に
ある物体の温度などに影響されます。
当社の大電力半導体スタックに用いる代表的な平形素子用の放
熱フィンの熱抵抗データの一例を図2-1に示しますのでご参照く
ださい。
このデータは、例えばフィン−周囲間の熱抵抗Rth（f−a）として
0.035℃/Wが必要な場合平均風速5m/Sの風冷条件で使用すれば
よいことを意味しています。また、図 2-2は最大過渡熱インピー
ダンス特性を、図2-3は平均風速と風圧損失の関係を表していま
す。
図1．放熱等価回路
次に設計手順を説明しますと、まず電気的条件から整流回路と
使用素子を決めます。これで最高接合温度、接合−ケース間熱抵
抗、素子内での電力損失が決まり、ケース−フィン間の熱抵抗も
ほぼ決まります。一方、最高周囲温度（Ta（max））も決まりますか
ら、自由に選べるものはフィン−周囲間の熱抵抗だけとなりま
す。これにより冷却方式の選定を行いますが、選定にあたっては
冷却性能、環境条件、機械的条件、電気的条件を考慮し、さらに
経済的な観点から最適な冷却方式を選択する必要があります。
そして、放熱問題を考えるのに電気回路と対応させて、図1のよ
うな放熱回路を考えます。すなわち、図1は素子の接合で発生した
熱が接合−ケース間、ケース−フィン間及びフィン−周囲間の熱
抵抗を通して周囲へ放散する様子を等価的に示したものです。接
合でP（W）の熱が発生しているとすれば次式が成立します。
なお、当社カタログにおいてフラットベース形、スタッド形及
びモジュール形素子の場合、熱抵抗は Rth（j−c）で示し、平形素子
の場合は Rth（j−f）で示しています。
Tj−Ta=P（Rth（j−c）+Rth（c−f）+Rth（f−a））
Tj：接合温度（℃）
Ta：周囲温度（℃）
P ：素子内部の電力損失（W）
Rth（j−c）：接合ケース間熱抵抗（℃/W）
Rth（c−f）：ケースフィン間熱抵抗（℃/W）
Rth（f−a）：フィン周囲間熱抵抗（℃/W）
接合温度（T
j
）
R
th（j− c
）
ケース温度（T
c
）
R
th（c− f）
フィン温度（T
f
）
R
th（f− a）
周囲温度（T
a
）
熱
R
th（j− f
）
0.08
0.07
0.06
0.05
0.04
0.03
0.02
0.01
0012345678910
熱抵抗−平均風速（フィン周囲間）
熱抵抗（°C/W）
平均風速（m/s）
50
40
30
20
10
00246810
風圧損失（Pa）
風圧損失−平均風速
平均風速（m/s）
0.05
0.04
0.03
0.02
0.01
001020304050
過渡熱インピーダンス（°C/W）
最大過渡熱インピーダンス特性
（フィン周囲間、風冷）
時 間（分）
平均風速3m/s
5m/s
7m/s
図 2-1
図 2-2
図 2-3
http://store.iiic.cc/
25
2009年 1月
三菱半導体〈大電力半導体〉
電力半導体素子の冷却方法と冷却フィンへの取付け方
3．素子の取付け方
平形素子は通常両面に冷却フィンを圧接組み立てて使用します
が、この場合には次のような設計上の配慮が必要です。これらの
条件が満足されない場合は素子の性能を十分に発揮させることが
できないばかりか、破壊に至る場合もありますのでご注意願いま
す。
（1）素子の圧接力が必ず規定の範囲内となるよう圧接機構の設計
をしてください。
（2）素子の電極面には偏荷重がかからず均一に圧接されるようご
配慮ください。このためには冷却フィンの接触面の平面度は
通常 10µm以下、平行度は 50µm以下とし、圧接軸にはボー
ル等による調心機構をつける必要があります。
（3）冷却フィンの圧接面の面粗さは3µm以下とし、圧接面には熱
伝導性の良好なコンパウンド（グリース）を薄く均一に塗布し
てください。コンパウンドは接触熱抵抗の低減と接触面の腐
食防止や安定化に役立ちます。当社スタックに使用している
コンパウンドの一例を表2 に示します。コンパウンドご使用
の際はメーカカタログなどの説明書に従ってください。
図3に素子の取付け例を紹介します。
表2．半導体用熱伝導性コンパウンド（例）
メーカ 製品名
ALCAN UNIVERSAL JOINTING-COMPOUND
当社のスタック製品には ALCAN 社製を使用しています。
図3．素子の取付け方（例）
推奨値
・B面，C面の面粗さ：3µm以下
・B面，C面の平面度：10µm以下
・A−B面の平行度 ：50µm以下
・C−D面の平行度 ：50µm以下
プレート 皿ばね
絶縁板 冷却フィン
素子 絶縁パイプ ナット
ボルト
ボール（調心用）
酸化皮膜を取り除き
コンパウンドを塗布
ABCD
http://store.iiic.cc/
26
2009年 1月
すなわち、GTOサイリスタを陰極側のnpnトランジスタTr1 と
陽極側のpnpトランジスタTr2とに分離し、それぞれが図1（b）の
ような結線でつながっていると考えて、それぞれの電流増幅率を
α1，α2とします。GTO サイリスタのゲートに逆電流 IGQ を流し
ますと、Tr1 のベース電流 IBはその分だけ減少し、次式で表され
ます。
IB= α2・IA− IGQ
一方、Tr1 のベース層内で再結合により消滅する電子電流IRBは、
IRB= （1− α1）・IK
となります。また、GTO サイリスタの入・出力電流の関係は次
式で表されます。
IA= IK+IGQ
GTO サイリスタがターンオフするためには、IB＜IRB となる必
要があり、このためのゲート逆バイアス電流 IGQ は上式から、
IGQ= （α1+α2−1）・IA/α1
として求められます。
以上のように、GTO サイリスタは理論的には、ゲートに十分
な逆バイアス電流を流すだけでターンオフ動作を行うことができ
ますが、実際には、Tr1 のベース領域内に横方向抵抗が存在する
ため、ゲート電極から離れたエミッタ接合部分を流れるオン電流
は切れにくくなります。そこで、大電力用の GTO サイリスタで
は、ゲート領域の横方向抵抗をできるだけ小さくするように、微
細化パターンにより図1の基本構造を面内に均一に複数個並列に
配置させた構造としています。（図 2 参照）
ゲートターンオフサイリスタ（以下GTOサイリスタとします。）
は、自己ターンオフ能力を有し、ゲートドライブ回路により、主
電流をオン、オフさせることができます。この為、一般のサイリ
スタが必要とする転流回路を省くことができ、装置の小形化、高
効率化が図られ、インバータやチョッパ回路などの大電流高速ス
イッチング用途に最も適しています。
1．GTOサイリスタの動作原理
GTOサイリスタの基本構造は一般のサイリスタと同様のpnpn
の4層構造です。従って、ターンオフ動作を除く他の動作はよく
知られた一般のサイリスタとほぼ同様ですので、ターンオフ動作
について説明します。
オン状態にある GTO サイリスタは、陽極側から正孔が、陰極
側から電子が供給され、中央のベース領域は多数の電子と正孔で
充満されています。陰極に対してゲート電極が負になるような逆
バイアスを印加しますと、Pベース層内の正孔の一部はゲート電
極を通って引き抜かれます。このため陰極側からの電子の注入が
抑制されます。電子の注入が抑制されることによりさらにゲート
から引き抜かれる正孔電流の量が増え、これに伴ない陰極側から
の電子の注入はますます抑制されることになります。この繰り返
しにより、陰極エミッタ接合（J3）が完全に逆バイアス状態に到
り、GTO サイリスタはターンオフします。この動作は、サイリ
スタのターンオン現象のように、図1に示すような2つのトラン
ジスタのモデルで説明することができます。
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
図2. GTO サイリスタの微細化パターン
GK
A
n
p
n
p
nnnnnn
ゲート
ゲート
陰極
陰極（K）
陽極（A）
陽極
n
n
p
p
I
GQ
I
GQ
I
k
I
k
I
B
I
A
α
1
I
k
α
1
α
2
α
2
I
A
I
A
J
3
J
2
J
1
T
r1
T
r1
T
r2
T
r2
（a）基本構造
（b）2トランジスタモデル等価回路
（G）
図1．GTO の原理説明図
http://store.iiic.cc/
27
2009年 1月
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
2．GTO サイリスタの種類と構造
GTO サイリスタの基本構造は、図 1に示したものですが、三
菱GTO サイリスタには、下記の 2タイプがあり、その用途によ
り最適なものを選択する必要があります。
（2）逆導通形 GTO サイリスタ
構造を図 4に示します。
（1）の逆導電形 GTO サイリスタと並列に高速ダイオードが接
続された構造となっています。電圧形インバータなどで、GTO
サイリスタとフライホイール用ダイオードを並列に組み合わせて
使用する場合は、このタイプの GTO サイリスタを使用すれば、
あらたにダイオードを接続する必要がなく、装置の小形化及び軽
量化が図れます。
図4．逆導通形 GTO サイリスタの構造
（1）逆導電形 GTO サイリスタ
構造を図 3 に示します。
G
A
K
J3
J2
J1
nEnE
PB
nB
n+n+PEPEPEPEn+n+n+
図3．逆導電形 GTO サイリスタの構造
J1接合は n+層により部分的にアノードショート構造となって
おり、素子の逆耐圧は J3接合の逆耐圧の値に等しくなり小さな
値となります（通常 15V 程度）。しかしながら、ターンオフ時に
ゲート電極からの過剰キャリアの引き抜きに加え、アノード
ショート部からも過剰キャリアの引き抜きが行なわれ、高速ス
イッチングが可能となります。
用途は、電圧形インバータなどの逆耐圧が必要とされず、かつ
高速のスイッチングが要求されるところに適しています。
GK
J3
J2
J1
nEnE
PB
nB
A
P
E
P
E
P
E
P
E
n+n+n+n+n+
ダイオード部 GTOサイリスタ部
http://store.iiic.cc/
28
2009年 1月
3．GTO サイリスタの動作波形と各部の規定
図5に、GTOサイリスタのターンオン・ターンオフ時のスイッ
チング動作波形と各部の規定を示しています。
図5．GTO サイリスタの動作波形と各部の規定
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
ターンオン時の陽極電圧・電流波形及びゲート電圧・電流波形
はほぼサイリスタと同じです。ゲート電流波形は、ピークIGMの
ハイゲート部ののち、IGの期間が続きます。このIGの期間は、通
常のサイリスタと異なり一般に、オン電流が流れている間継続さ
せます。
ターンオフ時は、規定された以上のゲート電流の勾配
diGQ/dtが流れるようなゲートドライブ回路とし、又ピーク値
IGQM に対して十分供給できる能力をもたせることが必要です。
この間、陽極電圧波形には、スパイク電圧 VDSP が発生します。
これは陽極電流がGTOサイリスタのターンオフに伴い、スナバ
回路に移行しその時の電流上昇率 di/dtと、スナバ回路のインダ
クタンス分とにより発生する電圧で、この値が大きいと GTOサ
イリスタがターンオフ失敗しますので注意してください。陽極電
圧はその後一定のdv/dt（∝ I/C）で上昇し、ピーク電圧 VDM を過
ぎ主回路の電源電圧に等しくなります。陽極電流波形は、蓄積時
間t
s後急激にその値が低下します。ただし、ターンオフ時間 tgq
後も素子内部の過剰キャリアが完全に消滅する迄（テール期間と
呼ぶ）尾を引いたようなテール電流が流れます。この時、ゲート
電圧波形は ts後急激に降下し、ゲート回路のインダクタンス分
によって生じるアバランシェ期間tAVを過ぎゲート回路の電源電
圧に等しい値に戻ります。tgw はGTO サイリスタが陽極電流を
ターンオフさせるのに必要なゲート逆バイアス期間です。tgw 期
間は、素子内部の過剰キャリアを引き出すためにゲート回路は十
分低インピーダンスで G − K 間を逆バイアスさせる必要があり
ます。ゲート回路のインピーダンスが十分低くないと過剰キャリ
アによって流れるゲート電流による電圧降下により、G − K 間
が順バイアスされ、遮断失敗が発生し、素子が破壊する可能性が
ありますので注意してください。
陽極
電圧・電源 0
ゲート
電圧・電源 0
V
D
I
TM
I
T
0.9V
D
0.1V
D
t
d
t
w
t
gt
I
GM
I
G
t
s
t
gq
t
GW
V
RB
V
DSP
0.9I
T
V
DM
V
D
0.9I
GM
0.1I
GM
時間
時間
d
iG
/d
t
d
iGQ
/d
t
0.1I
GQM
I
GQM
V
RG
t
AV
0.5I
GQM
d
v
/d
t
http://store.iiic.cc/
29
2009年 1月
4．GTO サイリスタの使用上の注意点
（1）定格値と素子の選定について
①ピーク繰返しオフ電圧 VDRM
いかなる瞬時も、VDRMを越えた電圧を印加することはできま
せん。使用条件にて、最大に印加される電圧＋マージンを考慮
し、必要な耐圧を決め、素子を選定してください。
②ピーク繰返し逆電圧 VRRM
逆導電形の場合ピーク繰返し逆電圧は17V〜19Vであり、GTO
サイリスタに対し、ダイオードを逆並列に接続するなどして、
GTOサイリスタに逆電圧が印加されないように注意してくだ
さい。
逆導通形の場合はGTOサイリスタにダイオードが逆並列に
接続された構造となっており、逆方向はダイオード特性とな
り本規定はありませんので注意してください。
③繰返し可制御オン電流 ITQRM
規定されたスナバ回路及びゲート条件で規定された ITQRM を
越えた電流をターンオフすることはできません。
ITQRMを越えた電流をターンオフする場合、素子が破壊する
ことがありますので注意ください。
④平均オン電流 IT（AV）
60Hz単相半波の条件で決められたフィン温度における最大通
電可能な平均オン電流を示します。
GTOサイリスタはITQRM に対し、IT（AV）が1/3程度になりま
すので連続的に流す電流と遮断するピーク電流の両方を考慮
し、素子を選定してください。
⑤サージオン電流 ITSM
サージオン電流ITSM は事故時など限られた回数流すことので
きる電流です。
これ以上の過大電流が流れた場合、素子が破壊し、破壊条件
によっては破壊した素子が飛散する可能性もありますので十
分注意してください。
（2）スナバ回路
GTOサイリスタにおけるスナバ回路は通常のサイリスタの転
流回路に匹敵する意味をもっておりGTOサイリスタのターンオ
フ時に発生する電圧波形の変動を十分吸収し得る能力をもってい
なければなりません。GTO サイリスタに用いられる代表的なス
ナバ回路を図 6 に示します。
このスナバ回路に対する必要な条件として次の点があげられま
す。
①大電流の通電能力を有し、電圧降下の十分低い回路。
②配線が太く、短く（図 6 の太線部分）インダクタンス分が、小さ
いこと。
③スナバコンデンサの容量は規定値以上とし、十分低いインダク
タンスであること。
④スナバダイオードは過渡オン電圧が小さく逆回復電荷も小さい
こと。
図6．GTO サイリスタのスナバ回路
図7．スナバ回路のインダクタンス測定方法
LSが大きいとターンオフ時にスナバ回路に移行する電流のdi/
dtにより発生する Vdsp が大きくなり、この値が大きいと遮断失
敗を生じ素子が破壊します。図8にFG3000DV-90DA の繰返し可
制御オン電流対スナバインダクタンスの依存性（代表例）を示しま
す。
1）LSはスナバ回路のインダクタンスで図7 のようにして求めま
す。GTOサイリスタをスイッチ SW と置き換えます。SW として
は高速サイリスタなどが使用されます。CSに直流電圧を印加し、
SWを閉じることにより、下記のような放電波形が得られ、この
電流波形のパルス幅 twから次式により、LSを求めます。
LS=(tw/π)2/CS
LSはDS及び CSのインダクタンス分、配線によるインダクタ
ンス分を含んだスナバ回路のトータルインダクタンスを規定し
ます。
Cs
Ds
+
Sw
t
w
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
Ds
Cs
Ls
Rs
DS:スナバダイオード
CS:スナバコンデンサ
RS:スナバ抵抗
LS:スナバ回路のインダクタンス
http://store.iiic.cc/
30
2009年 1月
図8．繰返し可制御オン電流−スナバインダクタンス
（代表例）
3）RSはスナバ抵抗です。RSが大きい場合は GTO がターンオン
した時にスナバコンデンサCSの放電時定数τ（＝CSRS）が大きく
なり、最小オン時間 tonmin を長くする必要があります。
通常 tonmim ≧ 5τを推奨しております。この理由は時定数 τ
の5倍であればコンデンサ CSが完全に放電するためです。
逆にいいますと、tonmim ＜ 5τの場合 GTO がターンオフした
時にCSが完全に放電されておらず GTO に CSの充電電圧が印加
されます。この印加電圧が大きくなると見かけ上スパイク電圧
が大きくなり、最悪の場合 GTO が遮断失敗をし、破壊に至りま
す。逆にRSが小さい場合はターンオン時にスナバコンデンサ CS
の放電電流が抑えられず大きくなり、ターンオン損失の増大を
招きます。このため通常 5 〜 10 Ωを推奨します。
図9．繰返し可制御オン電流−スナバコンデンサ容量
（代表例）
4000
3000
2500
1500
500
0160
1000
2000
3500
4812142610
条件
V
D
= 2250V
V
DM
= 3375V
d
iGQ
/d
t
= 40A/ms
L
S
= 0.3mH
繰返し可制御オン電流 I
TQRM
(A)
スナバコンデンサ容量 C
S
(mF)
I
CS
2）CSはスナバ回路のコンデンサ容量です。ターンオフ時に印加
されるアノード電圧の上昇率 dv/dtは∝ に比例して上昇し
（Iはターンオフ電流）CSが小さくなるとdv/dtも大きくなりター
ンオフ時の瞬時パワーロスがより大きくなり、この結果、可制御
オン電流は低下します。すなわち必要な可制御オン電流を確保す
る為にはスナバコンデンサ容量CSは規定値以上にすることが必
要となります。図9にFG3000DV-90DAの繰返し可制御オン電流
対スナバコンデンサ容量の代表的な依存性を示します。
RSで消費される電力損失 PWは近似的に次式であらわされ
ます。
PW＝ CSf[VD2＋（VDM −VD）
2]
f：スイッチング周波数
この値に対し、十分余裕をもって RSの容量を決定ください。表
1に各GTO に対するスナバ定数の推奨値を示します。
（3）ダイオードの選定
GTO に使用するスナバダイオード及びフライホイールダイ
オードの推奨としては下記をだいたいの目安として決定します。
①スナバダイオード DSの場合
IF（AV）≒ITQRM（GTO）
VRRM ＝VDRM（GTO）
②フライホイールダイオード DFの場合
IF（AV）≒IT（AV）（GTO）
VRRM ＝VDRM（GTO）
IF（AV）はダイオードの平均順電流、ITQRM はGTO の最大遮断電
流、VRRM はダイオードのピーク逆電圧、VDRM はGTO のピーク
オフ電圧、IT（AV）はGTO の平均オン電流を示します。
表 1 に各 GTO に対する推奨ダイオードを示します。スナバダ
イオードについてはスタッド形（
SR××××
），平形（
FD××××
）
の両方を示しております。
ダイオードは一般にスタッド形より、平形が、電流容量の小さ
いものより、大きいものの方が順回復電圧は小さくなり、逆に素
子の逆耐圧が高くなると順回復電圧は大きくなります。
図10に各種ダイオードの順回復電圧VFP対順電流上昇率di/dt
の関係を示します。
スナバダイオードの逆回復電荷QRR が大きくなると図11 のよ
うに GTO の A − K 間電圧の VDM 後の落ち込みが大きくなりま
す。GTO の A − K 間には逆電圧が印加されないようにしなけれ
ばなりません。このためスナバダイオードとしては順回復電圧
VFP及び逆回復電荷QRRが両方とも小さい素子を使用する必要が
あります。
なお、表1にはスナバダイオードの複数の推奨案を載せており使
用条件によって決定する必要があります。
フライホイールダイオード DFはGTO との共締めによるス
タックで使用する場合が多く、この場合 GTO と圧接力を同一と
する必要があり、圧接力の許容範囲がオーバーラップする必要が
あります。表1の選定も共締め可能なダイオードを基本に推奨し
ておりますが＊印の機種については共締めできませんので注意く
ださい。
また、GTO とフライホイールダイオードを共締めする場合、
通常圧接径が異なりますので、圧接径の差が共締めした場合に十
分吸収でき、圧接面が均一となるようスタックの構造に注意を
払ってください。
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
1
10
1
2
3000
2500
2000
1500
1000
500 0.60.1 0.2 0.3 0.4 0.5
条件
V
D
= 1/2V
DRM
V
DM
= 3/4V
DRM
d
iGQ
/d
t
= 40A/ms
C
S
= 4.0mF
繰返し可制御オン電流 I
TQRM
(A)
スナバインダクタンス L
S
(mH)
http://store.iiic.cc/
31
2009年 1月
FG1000BV-90DA
FG2000FX-50DA
FG2000JV-90DA
FG3000DV-90DA
FG3000GX-90DA
FG3300AH-50DA
FG4000EX-50DA
FG4000BX-90DA
FG4000CX-90DA
FG6000AU-120D
表1．GTO サイリスタの推奨スナバ定数とフライホイールダイオード
1. SR202AV-90
2. FD252AV-90
SR202AH-50S(R)
1. SR202AV-90
2. FD252AV-90
3. FD602BV-90
1. SR202AV-90
2. SR202AV-90X2P
3. FD252AV-90
4. FD602BV-90
1. SR202AV-90
2. SR202AV-90X2P
3. FD252AV-90
4. FD602AV-90
1. SR202AH-50S(R)
2. SR202AH-50S(R)X2P
SR202AH-50S(R)X2P
1. SR202AV-90X2P
2. FD602BV-90
1. SR202AV-90X2P
2. FD602BV-90
FD1000FV-90
0.3
0.3
0.2
0.3
0.25
0.2
0.2
0.25
0.2
0.2
ダイオード CS (µF) LS (µH) RS (Ω)
スナバ定数
型 名
5 ~10
5 ~10
5 ~10
5 ~10
5 ~10
5 ~10
5 ~10
5 ~10
5 ~10
5 ~10
0.7
4.0
4.0
6.0
3.0
6.0
6.0
3.0
5.0
6.0
フライホイール
ダイオード
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
注．フライホイールダイオード中＊印の機種については GTO サイリスタと共締めできませんのでご注意ください。
75
25
020000
50
100
500 1000 1500
T
j = 25°C
FD1000FV
FD1000FH
FD1500AV
順回復電圧 VFP (V)
順電流上昇率 di/dt (A/µS)
V
AK
Q
RR
: 小
Q
RR
: 大 V
D
V
DM
図10．順回復電圧−順電流上昇率
（代表例）
図11．スナバダイオードの QRR の違いによる
ターンオフ時の GTO の A
−
K電圧
1. FD252AV-90
2. FD602BV-90＊
FD1000FH-56＊
FD602BV-90
FD1000FV-90
FD1000FX-90
FD1000FH-56
1. FD1000FH-56＊
2. FD1500AV-90
1. FD1000FV-90
2. FD1500AV-90＊
1. FD1000FV-90
2. FD1500AV-90
FD2000DU-120
http://store.iiic.cc/
32
2009年 1月
（4）GTO のゲートドライブ
1）代表的なゲートドライブ波形は図5を参照ください。
図中の各パラメータについて以下に説明します。
①オンゲート電流
IGM：ハイゲートオン電流
dig/dt：オンゲート電流の傾き
10％〜 90％の傾斜により規定します。
tw：ハイゲート電流のパルス幅
ゲート電流の立上がり10％より、規定のハイゲート電流に
降下するまでのパルス幅をtwとし、通常ターンオン時間の
2倍を推奨します。
IG：定常オンゲート電流
GTOのオン期間は常にゲートトリガ電流IGT以上の定常オ
ンゲート電流を流す必要があります。IGT は図 12 のように
接合温度依存性がありますので温度依存性を考慮してくだ
さい。
②オフゲート電流
diGQ/dt：ターンオフ電流の傾き
10％〜 50％の傾斜により規定します。
tav：ゲートアバランシェ時間
ターンオフゲート電流 Igとゲート回路のインダクタンス
LgのLgIg2エネルギーにより、GTO の G − K がアバラン
シェ状態になる期間をtavと呼びます。このアバランシェ時
間はほぼ下記を目安として設定してください。
tav が極端に短い場合、図 13 のようにターンオフゲート
電流のピーク後急激にゲート電流が減少し、GTOの遮断耐
量を低下させることがあります。このためtavは上記値を確
保する必要があります。ただし、tav を長くするとアバラン
シェ電流の流れる期間が増加し、ゲート電流の実効値を大
きくさせます。よって最大値は30µs以内となるよう調整願
います。
VGR：ターンオフゲート電圧
VGR はターンオフ期間中 tav 期間後に定常的に G − K 間に
印加される電圧を示します。GTOのターンオフについては
VGR が大きいことが望ましいのですが、ピークゲート逆電
圧V
GRM 以下とする必要があり、ゲート電圧の変動を考慮
し、VGRM を越えない、できるだけ大きい値に VGR を設定
する必要があります。
VRB：定常バイアス電圧
GTOをオフ状態に保つためにはG−K間に2V以上（ただし
VGRM以下）の逆バイアス電圧を印加する必要があります。
tGW：ゲート逆バイアス時間
ゲート逆バイアス tGW 期間中は十分低インピーダンスで
VGRを印加する必要があります。これはGTOの内部の過剰
キャリアが消滅する際に発生するテール電流を十分流しう
るようにするためです。
テール電流が十分小さい値に低下した後はVRBのみを印
加すれば GTO はオフ状態を維持します。
表2に各 GTO の推奨ゲートドライブ条件を示します。
図12．ゲートトリガ電流−接合温度
（代表例）
図13．tav が異なる場合のゲート電流・電圧波形
（2kA/4.5kVGTO の場合）
v
gk
i
g
t
av
t
av
= 20µsの時
tav
vgk
ig
tav = 2µsの時
ig : 100A/div.
vgk : 5V/div.
t : 5µs/div.
8000
6000
5000
3000
1000
0140–60 –20 20 60 100
2000
4000
7000
V
D = 5〜20V
IT = 25〜200A
正弦半波
ゲートトリガ電流 I
GT
(mA)
接合温度 T
j
(°C)
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
http://store.iiic.cc/
33
2009年 1月
表2．GTO サイリスタの推奨ゲートドライブ条件（Tj ≥0°C）
注1
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
最小
標準
最大
20
–
40
30
–
50
30
–
50
40
–
100
25
–
50
40
–
100
50
–
100
25
–
50
40
–
100
25
–
50
90
–
200
15
–
–
10
–
–
10
–
–
10
–
–
20
–
–
10
–
–
30
–
–
20
–
–
20
–
–
20
–
–
30
–
–
–
20
–
–
20
–
–
20
–
–
20
–
–
12
–
–
20
–
–
20
–
–
12
–
–
20
–
–
12
–
–
20
–
3.8
–
–
3.8
–
–
4.5
–
–
6.0
–
–
3.8
–
–
6.0
–
–
7.5
–
–
4.8
–
–
6.0
–
–
3.8
–
–
13
–
–
30
–
60
30
–
60
30
–
60
40
–
60
40
–
60
40
–
60
50
–
70
40
–
60
50
–
70
40
–
60
80
–
120
–
15
–
–
20
–
–
20
–
–
20
–
–
20
–
–
20
–
–
20
–
–
20
–
–
20
–
–
20
–
–
20
–
15
–
17
15
–
17
15
–
17
15
–
17
15
–
17
15
–
17
15
–
17
17
–
19
17
–
19
15
–
17
18
–
20
2
–
17
2
–
17
2
–
17
2
–
17
2
–
17
2
–
17
2
–
17
2
–
17
2
–
17
2
–
17
2
–
20
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
150
–
200
FG1000BV-90DA
FG2000FX-50DA
FG2000JV-90DA
FG3000DV-90DA
FG3000GX-50DA
FG3300AH-90DA
FG4000EX-90DA
FG4000BX-50DA
FG4000CX-90DA
FG4000GX-90DA
FG6000AU-120D
IGM dig/dttw tav VGR VRB
AA/µSµSAA/µSµSVVµS
形 名
IG
（注1） diGQ/dttGW
（注2）
注2 V
D＝ VDRM の場合 ,tGW 推奨値のゲート回路は下記図を参照ください。
これらの値は標準推奨値です。
詳細な値が必要な場合は，VDの変動などを考慮して決定する必要があります。
1
2
50Ω
17V
http://store.iiic.cc/
34
2009年 1月
2）図 14 に GTO サイリスタのゲート駆動回路例（ブロック図）を
示します。
ターンオフゲート部はオン抵抗の十分低いMOSFETを複数パ
ラ接続しており、（図の太線部分）回路を太くし、インピーダンス
が小さくなるよう結線をしております。
ターンオフのゲート電流はGTOの遮断特性に大きな影響を及
ぼします。ドライブ回路の通電能力としては GTO の内部の過剰
キャリアを十分引き出し、余裕をもった値となる必要がありま
す。このため通常下記の通電能力を確保するよう推奨しておりま
す。
IGR ≧ 1.2 × IGQ（IGQ：最大遮断時に必要なピークゲート電流）
diG/dt≧diGQ/dt（diGQ/dt：ターンオフゲート電流の勾配の規
定値）
測定はゲートドライブ回路に G − K ゲートリードを接続し、
その両端を短絡した時の電流波形で規定します。（図 15 参照）
図15．ゲートドライブ回路短絡時のゲート電流波形
IGR
diG/dt
90%
10%
+12V
ゲート
カソード
GTOサイリスタ
出力回路
+5V
–17V
±0V
+
+
+
G
++
0
K
入力信号回路
インタフェース
回路
オフ時の電流経路
0V→カソード→ゲート→FET→–17V
FET
(注)
（注）オン抵抗の低いMOSFETを複数個パラ接続する。
図14．GTO サイリスタのゲート駆動回路例（ブロック図）
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
http://store.iiic.cc/
35
2009年 1月
（5）GTO サイリスタの損失
図 16 は GTO サイリスタを使用する場合の損失の発生箇所を
示しています。この中でオフ状態損失は通常の使用条件では他の
損失に比べて小さく、無視できます。
（b）ターンオフスイッチング損失（最大値）
;;;;;;
;;;;;;
;;
陽極電圧・電流
陽極電流 陽極電圧
時間
オフ状態損失 オフ状態損失ターンオン 損 失 定常損失 ターンオフ損失
図16．GTO サイリスタの損失発生箇所（斜線部分）
高周波で使用する場合は、オン電圧とオン電流で決められる定
常損失に加え、ターンオン時とターンオフ時に発生するスイッチ
ング損失を考慮する必要があります。ターンオン損失について
は、電流上昇率 di/dtをパラメータとした、またターンオフ損失
についてはスナバコンデンサの値CSをパラメータとした1パル
ス当たりのスイッチング損失と電流依存性カーブを各形名ごとに
それぞれ載せております。スイッチング損失を計算する場合は、
この値とスイッチング周波数との積により求めてください。図
17 に、FG3000DV-90DA のスイッチング損失の代表例を示しま
す。
図17．FG3000DV-90DA のスイッチング損失（代表例）
（a）ターンオンスイッチング損失（最大値）
10
8
6
4
2
9
7
5
3
1
050000 1000 2000 3000 4000
VD = 2250V
VDM = 3375V
diGQ/dt = –40A/µs
VRG = 17V
LS = 0.3µH
Tj = 125°C
CS = 3.0µF
6.0µF
4.0µF
スイッチング損失 Eoff (J/P)
ターンオフ電流 (A)
8
6
5
3
1
050000 1000 2000 3000 4000
2
4
7
VD = 2250V
IGM = 40A
diG/dt = 10A/µs
CS = 6.0µF
RS = 5Ω
Tj = 125°C
diT/dt = 500A/µs
300A/µs
100A/µs
スイッチング損失 Eon (J/P)
オン電流 (A)
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
http://store.iiic.cc/
36
2009年 1月
例えば下記の条件では次のようにしてトータル損失の平均値
PTを求めます。（図 18 参照）
ton ＋ toff ＝ 5ms
周波数 f ＝ 200Hz
duty ＝ ＝ 0.3
スナバ条件 CS＝6µF,Rs ＝ 5Ω,LS＝ 0.3µH
主回路条件 IT＝ 800A
di/dt＝ 300A/µs
VD＝ 2250V
VDM ＝ 3375V
・
PT＝IT×VT（I ＝ IT）× 0.3 ＋（Eon ＋ Eoff）×f
＝800A × 2.35V × 0.3 ＋（1.55 ＋ 3.0）×200Hz
＝ 1474W
実使用時は接合温度の過渡的な変化も考慮する必要がありま
すので各オン期間の損失と過渡熱抵抗値を考慮し、より正確に
計算によって求める必要があります。
図18．GTO サイリスタの動作波形
ton
ton+toff
IT
ton toff
VDVDM
di/dt周波数 1
ton+toff
f=
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
http://store.iiic.cc/
37
2009年 1月
（6）長期直流印加電圧について
1）概要
GTOサイリスタに代表される大電力半導体において、素子
定格の1/2以下の直流電圧での使用が一般的でありましたが、
近年の応用技術の発展により、電源電圧の上昇による高耐圧
化が図られ、素子定格の 1/2 以上の直流電圧での使用が増え
てきております。
こうした中で、直流高電圧を長期に連続的に印加している
と、ある確率で半導体素子に超高エネルギーの宇宙線が突入
し、突然素子が破壊する現象が、近年欧州の電気機関車用ア
プリケーションで明らかにされました。
2）破壊現象
破壊時及びその前後の半導体素子のリーク電流の増加傾向
は無く突然破壊に至ります。破壊箇所は半導体素子内でラン
ダムにスポット状に溶融します。
破壊発生率をワイブル（Weibull）確率紙にプロットすると
m=1 となり、偶発現象であることがわかります。この破壊現
象は、電圧依存性を示し、故障率は印加電圧（電界強度）に対
し指数関数的な依存性を示します。
図20．直流印加電圧−故障率
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
3）直流高耐圧印加時の宇宙線による素子破壊対策
大電力半導体であるGTOサイリスタでは、半導体素子の基
板である Si（シリコン）の比抵抗を高くすることにより、印加
電圧に対する電界強度を低くする設計が採用されています。
図19に概略を示します。
4）当社の対応素子
現在そのような高比抵抗のSiを用いた長期直流印加電圧の
保証値（VLTDS）
注を素子定格の 2/3 迄高めた GTO サイリスタ
を以下のようにラインアップしています。
FD1000FX-9O（高速スイッチング用整流ダイオード）
FG3000GX-90DA（逆導電形 GTO サイリスタ）
FG4000GX-90DA（逆導電形 GTO サイリスタ）
注．VLTDS は LongtermDCstabilityvoltage をさし、L.T.D.S.
は LongtermDCstability の略
図20に直流印加電圧VDC 対故障率依存性の代表例を示しま
す。通常、故障率 100FIT の VDC 値を VLTDS としており、従来
形4.5KV 耐圧 GTO は VLTDS ＝2500V であり、これに対し
L.T.D.S.GTO は VLTDS=3000V 迄高めることができます。
（7）GTO サイリスタの圧接について
GTO サイリスタは各セグメントが独立しており、面内が均一
に圧接されることで遮断特性を始めとする各特性が確保されま
す。圧接面の状態は感圧紙により均一に圧接されていることを確
認ください。
冷却フィンの接触面の平面度（通常 10µm以下を推奨）に注意
し、圧接径の異なる素子と GTO サイリスタを共締めする場合は
圧接径の差が共締めした場合に十分吸収でき、圧接が均一となる
ようスタックの構造に注意を払ってください。
10
6
10
2
10
5
10
3
10
4
45002500 3000 3500 4000
L.T.D.S.未対応品
FD1000FX-90
FG3000GX-90DA
FG4000GX-90DA
L.T.D.S.対応品
故障率λ (fit)
直流印加電圧VDC(V)
NE PB NB
最大電界強度
E（電界強度）
陰極側 陽極側
xj（空乏層）
PE
注1） 従来型素子の電界強度
注2） 対策仕様素子の電界強度
図19．長期直流印加電圧対策仕様素子の概念図
http://store.iiic.cc/
38
2009年 1月
（1）PWM コンバータ部
GTO サイリスタを制御することにより、回生運転が可
能となります。また、さらに力率 1 の制御を実施すれば、
高効率運転もできます。
（2）平滑回路部
直流リアクトルとコンデンサの逆L形回路で構成され、
PWMコンバータ部で発生する電源の6倍周波数のリップ
ルと PWM インバータ部から流れ込むリップル電流を制
御する働きがあります。
なお、直流リアクトルは省略される場合もあります。
（3）PWM インバータ部
GTO サイリスタを制御することにより、可変電圧、可
変周波数の3相交流を生成し、3相誘導電動機を可変運転
することができます。図 22 に例として三角波変調時のイ
ンバータの出力電圧波形を示します。
また、最近では GTO サイリスタは 3 レベルコンバータ
や3レベルインバータにも応用されています。
図23 は 3 レベルコンバータ／インバータシステムへの
応用例を示します。
3レベルインバータの特長は、図 24 で示すように
0, VC,VC
の3つの電圧レベルからなる階段波電圧を出力できるた
め低騒音化やトルク脈動の低減が可能となります。
図25に3レベルインバータの出力電圧波形を示します。
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
5．GTO サイリスタの応用
三菱GTOサイリスタはパワースイッチング素子として極めて
優れた性能を有していますので、インバータやチョッパ装置など
の主制御素子に適しています。GTO サイリスタを使用すると従
来のサイリスタ方式に比べて、
（1）スイッチング特性に優れていますので高周波・高効率化
が図れます。
（2）転流回路が省略できますので、小形・軽量化が図れます。
（3）全半導体化が可能となり、メン テ ナ ン スフリー化が図れます。
（4）転流電流が流れないので騒音・電磁波の発生が少なく、低
騒音・低ノイズ化が図れます。
などの利点があります。
GTO サイリスタの応用分野には、AC 可変速電源（VVVF イン
バータ）、DC 可変速電源（DC チョッパ）、交流安定化電源
（CVCF）、直流遮断器などがあります。図 21 に 3 相交流電源で 3
相誘導電動機を可変速駆動させるPWMコンバータ／インバータ
システムへの応用例を示します。
GW
GZ
GV
GY
GU
3相交流
電源
3相誘導
電動機
直流
リアクトル
コンデンサ
PWMコンバータ部 平滑回路部 PWMインバータ部
GX
M
T相S相R相 W相V相U相
図21．PWM コンバータ／インバータシステム主回路
GX
OFF
ON
GU
三角波変調
（正弦波・三角
波比較方式）
Ｕ相
ON
OFF
GY
OFF
ON
GV
ON
OFF
GZ
OFF
ON
GW
ON
OFF
V相
W相
線間電圧U-V間
線間電圧V-W間
線間電圧W-U間
相電圧U
相電圧V
相電圧W
図22．インバータの出力電圧
1
2
http://store.iiic.cc/
39
2009年 1月
GT4
GT3
GT2
GT1
1 32 4 5
6
1 2 41 3 4 3 4 5 3
3 1
16 1 66 13
0
VC/2
VC
相電圧
2 4
1 3
5 6
GT1
ON
OFF
OFF
GT2
ON
ON
OFF
GT3
OFF
ON
ON
GT4
各相スイッチング状態
OFF
OFF
ON
相電圧 モード
VC
VC/2
0
図24．3 レベルインバータ動作モード
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
M
VC
3レベルコンバータ 3レベルインバータ
3相交流
電源
3相誘導
電動機
図23．3 レベルコンバータ／インバータシステム主回路
http://store.iiic.cc/
40
2009年 1月
三菱半導体〈大電力半導体〉
GTO サイリスタの特長と応用
図25．3 レベルインバータ出力電圧波形
（b）3 レベル出力時電圧波形（a）2 レベル出力時電圧波形
http://store.iiic.cc/
41
2009年 1月
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
C
ies
=C
CG
+C
GE
C
oes
=C
CE
+C
CG
C
res
=C
CG
E
C
CE
C
CG
C
C
GE
1．HVIGBT モジュールの特長（特性）
HVIGBT モジュールを正しく使用するために、その特長（特
性）をよく知らなければなりません。以下にその重要な特長を示
します。
（1）HVIGBT は電圧駆動形素子
HVIGBT は電圧駆動形素子で、図 1 のように各端子間に容量
をもっているため、ターンオンあるいはターンオフ時に入力容
量（Cies）への充放電電流が必要です。
3．定格について
（1）電圧定格
HVIGBT 応用システムの直流電源電圧としては、素子定格電
圧の 2/3 倍の値が最大値であるため、
50 〜 60％以下で使用され
るのが望ましいと考えます。
（2）電流定格
正常な通電状況下においては、通電電流が、素子電流定格値
以内でかつ接合温度も推奨値（− 40 〜＋ 125℃）以内にあれば問
題ないと考えられます。
また、規格表に記載のピーク電流値は、図 3 に示されます。
（2）HVIGBT は高速スイッチング素子
HVIGBT は大電流を高速にスイッチングするためターンオン
時及びターンオフ時に非常に高い di/dt を発生させます。また、
この高いdi/dtによりターンオフ時には高いサージ電圧も発生さ
せます。
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
図 4-1
I
CM
図3
（3）接合温度
接合温度は、長期的な信頼性やシステム側の過熱保護が動作
するような異常時であっても最大接合温度を越えないことなど
を考慮して、定常時および過負荷時は−40〜125℃で使用するこ
とが望ましいと考えます。
4．実使用上の注意事項
4-1 概要
（1）サージ電圧を抑制するよう配線長とスナバにご注意くださ
い。（高速スイッチングのため、サージ電圧が出やすくなっ
ています。）
HVIGBT モジュールの場合、ゲート回路の出力部において、
図4-1の斜線部にできる閉回路の生む面積が極力小さくなる
ように実装してください。
C
ツイストor同軸線
E
G
E
図1
高いdi/dt
高いサージ電圧
高いdi/dt
ic
V
CE
ton toff
t
図2
（3）HVIGBT は絶縁ゲート構造
HVIGBT は絶縁ゲートを持っていますので静電対策が必要で
す。また、ゲートオープンでコレクタ・エミッタ間に電圧を印
加したり、ゲート・エミッタ間に過大な電圧（± 20V 以上）を印
加したりしないようにしてください。
2．静電破壊に対する注意事項
（1）運搬途上では、必ず導電スポンジなどでゲート端子間を短絡
してください。また、素手では絶対にさわらぬようご注意く
ださい。
（2）組立時には、使用機器や人体を接地してください。
http://store.iiic.cc/
42
2009年 1月
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
高速スイッチングをする場合、電力回路側の配線にもご注意
ください。例えば図 4-2 のようにしてください。
4-2 スナバ回路
図5-1 及び図 5-2 においてΔ V′は、スナバ回路のインダクタン
スL
2のために吸収できない電圧（サージ電圧）です。つまり、
ターンオフ時の di/dt × L2で発生するターンオフサージ電圧で
す。
CSは次式により設定します。
（2）ゲート・エミッタ間開放状態でコレクタ・エミッタ間に電圧
を印加しないでください。
図 5-2
C
C
L1
IC
L2
L2
L2：スナバコンデンサの
リードインダクタンス
L1：主配線インダクタンス
平滑コンデンサ
RCDi
スナバ
スナバ回路の配線
インダクタンスによるサージ電圧
VCE
VCE波形
（スナバ回路付）
ターンオフ t
∆V′ ∆V
P
N
図 5-1
ス
ナ
バ
負荷
負荷が抵抗性の場合，
この線は，ツイストする。
誘導性なら，スナバを
強化する。
高速インバータ対応の
電解コンデンサを使用する。
並列にフィルム系
コンデンサを挿入する。
閉回路の面積は極力小さくする。
（インダクタンスを減らすため）
図4-2
並列接続の場合は各モジュール個々にスナバ回路をつけるこ
とを推奨します。並列による大容量化では各々素子に分割して
スナバ回路を接続する方が一括スナバよりスナバ配線インダク
タンス（L2）低減及び電流容量の面でより良い方法と考えます。
P
-
N間に過大なサージ電圧が発生している場合はP
-
N間にコ
ンデンサが必要です。図6（a）のP
-
N間コンデンサスナバ回路と
図6（c）のクランプスナバ回路の併用がよく用いられます。
なお、主配線インダクタンス L1を非常に低減できて、サージ
電圧のピークを素子最大定格の80％以下程度に抑制できる場合
は、スナバ回路なしであるいは P
-
N間のコンデンサのみで使用
できる場合もあります。
・ ・ =(IOFF)
2
L1
1
2・ ・(∆V)
2
CS
1
2
・
=(IOFF)
2
L1
(∆V)
2
CS
I
OFF
V
CC
ΔV
ΔV′
di/dt
Ic
L
1
L
2
L
2
R
S
R
S
C
S
C
S
D
S
D
S
V
CC
+
V
CE
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
http://store.iiic.cc/
43
2009年 1月
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
モジュール
間接続用導体
導体
絶縁板 N
P
パイプ
スナバ回路の配線
モジュールの端子
断面図
各種スナバ回路
（a） （b）
（c）
図6
4-3 低インダクタンス電力配線
1素子入りの低インダクタンス電力配線例を以下に示します。
2枚の直流母線用導体と、1枚のモジュール間接続用導体を絶
縁板をはさんで重ね合わせた配線を用います。重ねる順序は配
線インダクタンスには影響ありません。
この多層板とモジュールとの接続方法により、以下のような
ものが考えられます。
q導体パイプをスペーサに利用する方法
〈二層目との接続例〉
図7
〈量産タイプのパイプ固定例〉
〈三相フルブリッジを1 つ の ユ ニットとす る場合のレイアウト図〉
電解コンデンサへ
NP モジュール
モジュール
電解コンデンサへ
平面図
直流母線用導体の図
モジュール間接続用導体の図
E
G
EC CE
G
E
図9
図10
導体の重ね合わせ幅は、経験的に 40mmから300mm程度と判
断されます。
出力線はモジュール端子から、あるいは導体の側端に突起を
設けそこから取り出します。（出力線のインダクタンスは通常問
題にはなりません。）
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
導体
パイプ（アルミニウム）
図8
http://store.iiic.cc/
44
2009年 1月
導体
スナバ回路の配線
絶縁板
断面図 側面図
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
平面図
直流母線のプラスへ
断面図
;
スナバ回路パターン
経路1
大電流
低周波
成分用
経路2
高周波
成分用
断面図
プリント基板 電極
;;
;;
;
;
モジュール間接続用導体
スナバ回路の配線
w導体の端を突起させ，L状に曲げて導体厚み分を吸収する方法
〈二層目との接続例〉
図14
図16
図15
参考…… CE 間スナバ回路の配線例
〈N 側の例〉
〈薄い導体多層板の併用例〉
図11
導体
スナバ回路の配線
絶縁板 モジュールの端子
断面図
e導体の端を突起させ，クランク状に曲げて導体厚みを吸収す
る方法
〈二層目との接続例〉
図12
スナバ回路の配線
断面図
直流母線用導体
平面図
〈横方向への連続例〉
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
図13
http://store.iiic.cc/
45
2009年 1月
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
4-4 推奨駆動条件
（1）駆動回路設計について
ゲート・エミッタ間電圧がオン時には、15V ±10％、オフ時に
は−5V〜マイナス定格電圧の範囲で、モジュール外部のノイズ
によりオンしないだけの逆バイアス電圧を印加してください。
駆動回路とモジュールのゲートの間には、ゲートへの充電電
流を制限するゲート抵抗を挿入します。ゲート抵抗の上限は特
にありませんが、ゲート抵抗が大きい程スイッチング損失が増
加するため、一般には指定の標準ゲート抵抗の10 倍程度までと
なります。
HVIGBT モジュールのゲート駆動回路設計のキーポイントは
ゲート電圧、ゲート抵抗及び配線です。ゲート回路の基本形を
下図に示します。
（2）ゲート電圧について
①正のゲート電圧（＋ VG）
正のゲート電圧は飽和電圧やターンオン損失、ターンオン
時間に影響を与えます。
VGが高いと飽和電圧 VCE（sat）やターンオン損失は低くなり、
ターンオン時間は短くなりますが短絡保護を容易にするため
に＋15Ｖ± 10％が最適な値です。
②負のゲート電圧（− VG）
負のゲート電圧は、ターンオフ損失、ターンオフ時間に影
響を与えます。− VGが高いとターンオフ損失は低くなり、
ターンオフ時間は短くなりますが、ゲートにはサージ電圧が
重畳されるのであまり大きな負ゲート電圧を印加しますと
−V
GE の耐圧を越えることがあるため、一般には− VGE の最
適値は5〜15Vと考えます。
〈設計のキーポイント〉
①HVIGBT の短絡耐量と電力損失とのトレードオフにより
ゲート電圧は、＋ VG＝ 15V ± 10％、− VG＝5〜15V に選
びます。
②入力ゲート容量はHVIGBTの電流定格に比例しますので大
容量HVIGBTでは充放電電流のピーク値は数Ａ必要となり
ます。
③R
Gはサージ電圧（∝ di/dt）とスイッチング損失とのトレー
ドオフで最適値を選びます。RGはVCE（sat）に全く影響しま
せん。
④ゲート回路の閉回路面積は誘導ノイズを受けないようにで
きる限り少なくしてください。
図17
光モジュール
正・負
バイアス
印加
ゲート
抵抗
Pre−amp.
+V
G
R
G
−V
G
AMP
（3）ゲート抵抗（RG）
RGはスイッチング損失やスイッチング時間に大きく影響を与
えます。つまり、RGが小さい程スイッチング損失は小さくなり、
スイッチング時間は短くなります。
一方で RGが小さくなると、trやtfが速くなりますのでスイッ
チング時の di/dt が高くなりサージ電圧が高くなります。
従って、RGはスイッチング損失とサージ電圧から最適な値を
選定する必要があり、この値は使用者（使用条件）によって異な
ります。
当社の HVIGBT モジュールは RGの標準値（下限値）を提示し
ておりこの標準値から 10 倍の値の範囲で最適値を選定くださ
い。
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
+
−
VGt
サージ電圧
図18
http://store.iiic.cc/
46
2009年 1月
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
（4）ゲート駆動回路設計例
±V
GE 及び RGが決定されると駆動回路のゲート電流ピーク
値及び必要な駆動電力は以下のように計算されます。
①平均電流（駆動回路による消費分を除く）
平均駆動電流（Typ.）＝ 1.3 × QG×fc
QG：全ゲート電荷（VGE ＝0→15Ｖ）
fc：スイッチングキャリア周波数
②ピーク出力電流
IGpeak＝
注）実際には、駆動回路の遅れや駆動線のインダクタンスな
どによるIGの立ち上がり遅れにより計算値の60〜80％と
なります。
③駆動電力
平均駆動電力
入出絶縁
+
–
駆動
回路
入出絶縁
+
–
駆動
回路
Q1
Q2
+ VCC（高圧）
COM
負荷
（5）ブリッジ回路
（a）ノイズ誤動作防止のため、オフ時には逆バイアスを印加して
ください。
（b）ブリッジ回路の HVIGBT と駆動回路の絶縁は主回路の動作
速度範囲（dVCE/dt＝DC〜10V/ns程度）で回路誤動作が起こ
らないよう下記の点に配慮が必要です。
¡一次側の制御回路と二次側のパワー回路の浮遊容量や相互
インダクタンスによるクロストークができるだけ少なくな
るよう配線設計する。
（低減不可の場合には、さらにシールドして、全て互いの
グランドを結合する）
¡誘導ノイズによる制御電源電圧の変動を防止するため制御
ICにできるだけ近い所にカプリングコンデンサを入れる。
〈例〉誤動作防止のためのゲート駆動回路配線例
Pre-Amp
RG
図20
ゲート回路の配線上の問題
¡ゲート発振の原因
¡誘導ノイズを受け易い
対策
¡出来る限り短い配線
¡ツイスト線を用いる
¡ワイヤレス化（基板直結）
¡共通エミッタ配線をしない
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
〔
図19
平均ドライブ電力
=
(
(+V
GE
)+(–V
GE
)
)
Q
G
• f
C
=(+V
GE
) • Q
G
• f
C
+( –V
GE
) • Q
G
• f
C
= (+VGE) 1
T
1
idt+(−VGE) 1
T
2
idt
=1
TV •
idt
ターンオン ターンオフ
+VGE ：正のゲート電圧
–VGE ：負のゲート電圧
QG：ゲート電荷量（–VGE〜VGE）
fC：スイッチングキャリア周波数
↓
経験値
（＋ VGE）−（− VGE）
（外付け RG）＋（モジュール内部発振止め RG）
(
+
V
GE
)
V
GE
(V)
V
CC
U
P
ミラー
効果
Q
G
(C)
ゲート電荷量(Q
G
)
(−V
GE
)
V
GE
Q
G
http://store.iiic.cc/
47
2009年 1月
三菱半導体〈大電力半導体〉
HVIGBT モジュールの使い方
（c）アーム短絡防止のため駆動信号のシーケンスに上下アーム休
止時間（デットタイム）（数十 µs以上）を設けてください。
（d）過電流保護機能は、通常動作のリカバリ電流に反応しないよ
うに数 µs程度の遅延回路を入れてください。
（e）大電流（100A 以上）では、下アームの駆動エミッタワイヤ還
流電流による素子破損防止のためＮ側（コモン側）も各素子ご
とに絶縁された駆動電源を用意してください。
iloop
di/dt L
12
ABBC
（6）主回路（電力回路）の実装上の注意
エミッタ共通インダクタンス（主電流と駆動電流が共通して通
過する配線のインダクタンス）が大きいとスイッチングが遅れる
ことがあります。
素子近傍（駆動エミッタ端子のあるものについては素子内部の
み）以外での主回路と駆動回路の接触や近接は極力さけてくださ
い。
コレクタ
エミッタ 共 通 インダクタンス
（パワー）エミッタ
ゲート
（駆動）エミッタ
接触すればLが共通分に影響する
L
HVIGBT①のターンオン時のdi/dtと直流母線の下アーム浮遊
インダクタンスＬにより、−Ｌ・di/dt なる電圧が発生し、
このため、A，B，Cの電位を各々Ａ，Ｂ，Ｃとすると、
Ａ＞Ｂ＞Ｃとなります。
ゲート駆動はＢを基準にしますから
Ａ＞Ｂにより①はターンオンが遅くなる
Ｃ＜Ｂにより②の VGE が上昇する
Ａ＞Ｃにより駆動エミッタ線に還流電流 iloop が流れる
という影響がでます。この影響は、コレクタ電流とＬが大きい
ほど大きくなります。
HVIGBTモジュール
（HighVoltageInsulatedGateBipolarTransistorModules）
図22
図21．駆動電源の N 側共通化における問題点
http://store.iiic.cc/
48
2009年 1月
三菱半導体〈大電力半導体〉
サイリスタのトリガ回路設計法
1．まえがき
サイリスタのゲート回路について、その回路定数の決め方、誤
動作防止法及びオン電流上昇率di/dtの高い場合の注意事項につ
いて説明します。
2．ゲート回路定数の決め方
サイリスタのトリガ回路を設計するにあたり、考慮しなければ
ならないことは、当然のことながらトリガさせようとする素子を
確実に全部トリガさせるということです。しかし、サイリスタの
ゲート損失（ピーク値、平均値）、ピークゲート順電流・ピーク
ゲート順電圧には制約があり、しかもゲート入力抵抗（ゲート・
陰極間の抵抗）は、数十Ωから数kΩにばらついていますので、回
路定数設計には慎重な検討が必要です。
この回路定数を決めるために図1のような、横軸にゲート順電
流を、縦軸にゲート順電圧をとったグラフを用い、そのグラフの
中に素子のトリガ特性範囲及びゲート責務期間に対する許容ゲー
ト損失の双曲線カーブを書き込みます。このグラフの斜線をほど
こした範囲の上部及び右側では、素子は必ずトリガします。その
境界線は、使用温度範囲（最低接合温度）における最大のゲートト
リガ電流、ゲートトリガ電圧です。一方、斜線をほどこした範囲
の下部及び左側では、素子がトリガしない範囲であって、その境
界線は使用温度範囲（最高接合温度）における最小のゲート非ト
リガ電流・電圧です。図 1 は、三菱サイリスタ FT1000A のグラ
フであって、その最大ゲートトリガ電流は250mA（Tj=25℃）、最
大ゲートトリガ電圧は 2.5V（Tj=25℃）、最小ゲート非トリガ電
圧は 0.20V（T j=125℃）です。
次にトリガ回路ですが、ゲート回路を図2のような定電圧電源
に、電流制限抵抗、及びゲートが直列にはいった回路とみなしま
す。トリガ回路の主要設計は電源電圧値及び電源内部抵抗と電流
制限抵抗の値を決めることになりますが、これを決めるために
図1の縦軸に出力端開放時のトリガ電源電圧値を、横軸に出力端
短絡時の短絡電流値をとってこれを結びます。この直線をゲート
負荷直線と呼んでいますが、ゲート入力抵抗がいかにばらついて
もゲートに印加される電圧と流れる電流は、このゲート負荷直線
上の組合わせになっています。ですから、このゲート負荷直線が
図2．基本トリガ回路図
図3．トリガ回路結線図図1．ゲート負荷直線図
制限抵抗 AC電源
SCR
負荷
Re D
ZD
R
1
内
部
抵
抗
ト
リ
ガ
電
源
A部
00FD
1B2 3 4
ゲート順電流（A）
6W（50%責務期間）
トリガバラツキ範囲
ゲート順電圧
（V）
E
C
A
5
10
15
20
定格ピーク
ゲート順電圧
ゲート順電圧
（V）
A部拡大図
ゲート順電流（mA）
0
0.5
1.0
1.5
2.0
2.5
3.0
0
100 200 300 500400
定格ピーク
ゲート順電流
T
j
=125℃
T
j
=25℃
T
j
=–40℃
コンデンサを挿入
トリガ
電 源
素子の陰極端子へ直接接続
SCR
SR
2
SR
1
C
E
R
シリコン・ダイオードを挿入
平行2心線を使用
ゲート負バイアス
負
荷
斜線部を横切らず、さらに定格ゲート損失曲線以下にあれば全部
の素子が確実に、かつ安全にトリガするわけです。もし斜線部を
横切っておれば、一部の素子ではトリガしない場合があることを
示し、定格ゲート損失曲線を横切っていれば、一部の素子では定
格値以上の電力がゲートで消費されていることを示しておりま
す。
3．誤動作防止法
サイリスタはゲート制御利得が大きく、微小電流（たかだか
数百 mA）で、数A〜数千 A を制御できるものですが、その反面、
ゲートが敏感すぎて雑音電圧（ノイズ）で誤動作することがしばし
ばあります。この誤動作の原因はゲート回路近傍を流れる大電流
の電磁作用によってゲートリード線に電圧が誘起し、その雑音電
圧によってサイリスタが誤トリガ、通電することにあり、多相回
路ではとくに注意を要します。誤動作防止法としては次のような
方法があります。
（1）ゲートリード線に電圧が誘起しないよう、ゲートリード線を
主回路電線からなるべく離す。
（2）ゲートリード線にシールド線を用いるか、平行2心線を用い
電磁誘導が生じないか、あるいは打ち消されるように配慮す
る。
（3）ゲート回路配線において、主回路陰極側導線と、ゲート回路
陰極側導線との共用を避け、面倒でも素子の陰極端子へ直接
接続する。
（4）ゲート・陰極間にコンデンサ（0.01〜0.1µFくらい）を挿入し、
雑音電圧を吸収させる。
http://store.iiic.cc/
49
2009年 1月
三菱半導体〈大電力半導体〉
サイリスタのトリガ回路設計法
一方、マグアンプなどをトリガ電源とする場合、ゲートに印加
される電圧波形は方形波に近く、トリガ電気角のバラツキは小さ
くなります。なお、トリガ電源電圧波形が方形波のときは、その
ピーク値を用いてゲート負荷直線を引きます。
以上で回路定数は決まりましたが、誤動作防止のためゲート・
陰極間にコンデンサ（例えば0.047mF）を挿入します。この回路で
は、トリガ電源電圧の半波整流のためにシリコン・ダイオードを
使用しておりますから、雑音電圧による誤動作防止に役立ってお
ります。なおゲートリード線は、平行2 心線又はシールド線を用
い、素子のゲート及び陰極端子に直接接続して電磁誘導を受けぬ
ように配置、結線を考慮します。
5．オン電流上昇率 di/dtの高い場合のゲート回路設計法
次にサイリスタをモータ制御、インバータ、DC チョッパなど
サイリスタのトリガ時にオン電流上昇率 di/dtの高い、大きな瞬
時電流が流れる用途に使用される場合のゲートトリガ法について
説明します。
サイリスタのターンオン時間はゲートに流す電流の大きさ、
幅、オン電流、サイリスタの陽極・陰極間の電圧の大きさ、負荷
の性質などの影響を受けます。しかしサイリスタはトリガ電流、
電圧以上の電流、電圧を印加しますと必ずトリガします。また
モータ制御、インバータ、DC チョッパなどのように、サイリス
タがトリガした瞬間に大きな、しかもオン電流上昇率 di/dtの高
い電流が流れる用途では、ターンオン時に局部的な温度上昇が起
こり、特性が不安定となったり、場合によっては劣化を生ずるこ
とがあります。このような現象もトリガ回路の設計法によって解
消され、より高信頼度で運転することが可能です。
6．ターンオン時の電流集中
サイリスタのターンオンの現象を考えてみますと、ゲートに信
号がはいってから、その導通領域が接合全面に拡がってしまうの
には、ターンオン時間よりかなり長い時間を要します。ターンオ
ン領域が拡がっていく過程は、ゲートに最も近い領域からキャリ
アの注入が起って、ゲート近傍の局部からターンオンが始まり、
ここに電流が集中しこの局部を加熱します。この局部への電流集
中による温度上昇は素子の特性を劣化させることがあります。し
たがって局部に電流集中が起こらないよう、素子に流れるオン電
流の上昇率をある値以下に抑えなければなりません。これが
di/dtの限界値です。
しかし、オン電流上昇率 di/dtの低い用途に対しては、このよ
うな局部的な温度上昇は問題になりません。
しかし、モータ制御、インバータ、DC チョッパなどサイリス
タのトリガ時にとくにdi/dtの高い電流が流れる用途ではこれが
問題となります。すなわち、ターンオン時の大きな di/dtに対す
る配慮は、とくにスイッチング電流の大きい大電流用素子につい
て必要です。
7．ゲート構造とターンオン領域の広がり
一般にターンオン領域の広がりの速さは約 0.1mm/ms程度と
言われていますが、ターンオン領域が有効導通領域の全面に広が
るに要する時間はゲート電極の構造、ゲート駆動電流の大きさに
（5）ゲートと直列にシリコンダイオードを接続し、その立ち上が
り電圧（約 0.7V）を利用して雑音電圧を阻止する。
（6）ゲートを陰極に対し負バイアスし雑音電圧を阻止する。
以上を図によって示すと図 3 のとおりです。
図4．トリガ回路結線図
4．ゲート回路の設計例
図 4 のような主回路電圧と同期した電圧でサイリスタ
FT1000A のトリガ回路を設計する例を説明します。トリガ電源
の負のサイクルはシリコン・ダイオード（SR）で阻止させます。
なお、このダイオードは、シリコン・ダイオードで、立上り電圧
が0.7V あり、誤動作防止に役立ちます。トリガ電源電圧はシリ
コン・ダイオード（SR）で半波に整流されますので、ゲートの責
務期間は 50% となります。図 1 のゲート負荷直線図に責務期間
50% 時の許容電力損失曲線を書き込みます。三菱サイリスタ
FT1000A ではゲート平均入力が 3W ですから、例えば責務期間
50% の場合は 6W のラインとなります。
すなわち
の値を用います。この値がピークゲート損失（FT1000A では
10W）を越した場合は 10W を用います。
たとえば、トリガ電源電圧のピーク値を14Vとしますと、ゲー
ト負荷直線ABは14Vから50%責務期間時の許容電力損失曲線に
接するように引き、短絡電流 1.75A を得ます。この直線の勾配
（14V/1.75A）より抵抗値は 8Ω以上でなくてはならぬことがわか
ります。ここで、抵抗値を 8Ωとして、他のトリガ電源電圧に対
するゲート負荷直線をABラインに平行に引きます。トリガ電源
電圧が零から上昇するに従い、ABラインに平行な一連のゲート
負荷直線をとり、斜線部を横切らぬようになったとき、すべての
素子がトリガします。CD ラインはこれを示し、トリガ電源電圧
が4.5Vいることを示します。一方EF ラインより、トリガ電源電
圧が 0.5V になったとき、ある素子はトリガすることがわかりま
す。正弦波によるこのトリガ方式では、素子の特性により、トリ
ガ電気角は2.0°から19°の間にばらつきます。このバラツキを小
さくするには、電圧を立上りを急峻にすればよく、もっと高いト
リガ電源電圧を用いて、ツェナーダイオードで 20V 以下にク
リップします。
ゲート平均入力× 100
責務期間（%）
SCR
C
RSR
V
O
負
荷
http://store.iiic.cc/
50
2009年 1月
よって変わります。
サイリスタのゲート構造は大きく分けて、図5に示すようにセ
ンタゲート構造（ゲート電極がシリコン基体の中央に位置する構
造）と、コーナゲート構造（ゲート電極がシリコン基体のすみに位
置する構造）とがあり、いずれの構造においてもサイリスタの
ターンオンは接合内の最もトリガしやすい部分より開始します。
ゲート駆動電流が小さい場合には、両構造ともその初期ターン
オン面積に著しい差は生じませんが、ゲート駆動電流が大きくな
ると図 5 に示すようにその差は歴然と現れてきます。すなわち、
センタゲート構造では十分なゲート駆動電流を流してやれば、そ
の導通領域はリング状となるため、コーナゲート構造に比べて初
期導通領域を著しく増加させるばかりでなく、導通領域の広がり
時間を短縮し、接合内の局部加熱をより軽減することができま
す。したがって、センタゲート構造を採用し、十分なゲート駆動
電流を流す（HighGateDrive）ことにより、di/dtの問題及びター
ンオン領域の広がりを著しく改善することができます。
前述のように、センタゲート構造を採用し、HighGateDrive
を行えばdi/dtの問題は解消しますが、大電力用のサイリスタで
はHighGateDriveを行うためのゲート駆動電流が非常に大きな
値となってきます。この改善策として、センタゲート構造を一歩
進めた図6に示すようなダイナミックゲート構造（増幅ゲート構
造）があります。このゲート構造では図 6 の等価回路に示すよう
に、補助サイリスタがターンオンすると主回路電流がゲート駆動
電流として主サイリスタのゲートに流入するため、高い di/dtが
加わるとそれに比例してゲート駆動電流も大きくなり、常に必要
に応じた HighGateDriveが行えるようになっています。
三菱サイリスタでは、di/dtが問題となる 40A クラス以上のサ
イリスタのゲート構造は主にセンタゲート構造とし、さらに
300Aクラス以上の大電力サイリスタのゲート構造は主にダイナ
ミックゲート構造とすることにより、とくに di/dtの高い電流が
流れる用途とか高周波用途において、高信頼度で動作するように
設計・製作しております。図 7 にゲート構造の例を示します。
一般に、サイリスタはゲートにゲートトリガ電流、電圧以上の
電流、電圧を印加すればターンオンし、とくに di/dtが高い用途
でなければこれでも安定に動作します。しかしゲートの温度依存
性、ターンオン時の電流集中などを考慮しますと、サイリスタが
ターンオンするぎりぎりのゲート電流、電圧で駆動するより、若
干大きな電流で駆動する方がターンオンの遅れ時間も短くなって
装置としてより信頼度が高まります。
三菱半導体〈大電力半導体〉
サイリスタのトリガ回路設計法
導通領域
ゲート電極 ゲート電極
導通領域
ゲート電極 ゲート電極
ゲート電流大の場合
ゲート電流小の場合
センタゲート構造 コーナゲート構造
図6．ダイナミックゲート構造のターンオン領域の広がり
導通領域
ゲート電極
補助
サイリスタ
補助サイリスタ
ゲート
陰極
等価回路ダイナミックゲート構造
主サイ
リスタ
陽極
図5．センタゲートとコーナゲートのターンオン領域の広がり
a.センタゲート構造 b.ダイナミックゲート構造
図7．ゲート構造の例
8．ゲートトリガ波形
5 項で述べましたように、ターンオン時に di/dtが非常に高い
と、素子を劣化させることがあります。これに対し三菱サイリス
タでは HighGateDrive を行うことにより di/dtの限界値が高ま
り、きわめて高い信頼性が得られます。とくに、センタゲート構
造においてはこの効果は著しいものとなります。次に実際に印加
するゲート波形について述べます。図 8 の波形は、100A 以上の
三菱サイリスタをdi/dtの大きな用途にご使用になる場合の推奨
ゲート電流波形の一例です。波形の立ち上がり、ピーク値は必ず
しも図8の数値どおりでなくてもサイリスタは正常に動作します
http://store.iiic.cc/
51
2009年 1月
が、できるだけ立ち上がりが速く、しかも定格値以下で大きな電
流ピークの波形が適当です。ただし、パルス幅は用途により適し
た値を選定してください。他の電流容量を有するサイリスタの
HighGateDrive の波形は電流ピーク Ip として、ゲートトリガ電
流（IGT）の8〜10倍程度、最終値としてその素子のゲートトリガ
電流値程度を推奨します。このような HighGateDrive により
ターンオンでのトラブルの90%が解決された実績があり、非常な
効果を発揮しています。
三菱半導体〈大電力半導体〉
サイリスタのトリガ回路設計法
図8．HighGateDrive時のゲート電流波形
IG
550mA
1.5A
I
GT
t
1.5µs
50µs
300µs
http://store.iiic.cc/
安全設計に関するお願い
・弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤
動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、
人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設
計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。
本資料ご利用に際しての留意事項
・本資料は、お客様が用途に応じた適切な三菱半導体製品をご購入いただくための参考
資料であり、本資料中に記載の技術情報について三菱電機が所有する知的財産権その
他の権利の実施、使用を許諾するものではありません。
・本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の
使用に起因する損害、第三者所有の権利に対する侵害に関し、三菱電機は責任を負い
ません。
・本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は
本資料発行時点のものであり、三菱電機は、予告なしに、本資料に記載した製品また
は仕様を変更することがあります。三菱半導体製品のご購入に当たりましては、事前
に三菱電機または特約店へ最新の情報をご確認頂きますとともに、三菱電機半導体情
報ホームページ（www.MitsubishiElectric.co.jp/semiconductors）などを通じて公開さ
れる情報に常にご注意ください。
・本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の
記述誤りに起因する損害がお客様に生じた場合には、三菱電機はその責任を負いませ
ん。
・本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズ
ムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでな
く、システム全体で十分に評価し、お客様の責任において適用可否を判断してくださ
い。三菱電機は、適用可否に対する責任は負いません。
・本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるい
はシステムに用いられることを目的として設計、製造されたものではありません。本
資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継
用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、三菱電機また
は特約店へご照会ください。
・本資料の転載、複製については、文書による三菱電機の事前の承諾が必要です。
・本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたら三
菱電機または特約店までご照会ください。
http://store.iiic.cc/
